

This Page Is Inserted by IFW Operations
and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.


**As rescanning documents *will not* correct images,
please do not report the images to the
Image Problem Mailbox.**


PCT WELTORGANISATION FÜR GEISTIGES EIGENTUM
 Internationales Büro
 INTERNATIONALE ANMELDUNG VERÖFFENTLICHT NACH DEM VERTRAG ÜBER DIE
 INTERNATIONALE ZUSAMMENARBEIT AUF DEM GEBIET DES PATENTWESENS (PCT)

<p>(51) Internationale Patentklassifikation ⁷ : G06F 15/78</p>	A2	<p>(11) Internationale Veröffentlichungsnummer: WO 00/17771</p> <p>(43) Internationales Veröffentlichungsdatum: 30. März 2000 (30.03.00)</p>
<p>(21) Internationales Aktenzeichen: PCT/DE99/02878</p> <p>(22) Internationales Anmeldedatum: 10. September 1999 (10.09.99)</p> <p>(30) Prioritätsdaten: 198 43 640.8 23. September 1998 (23.09.98) DE</p> <p>(71) Anmelder (für alle Bestimmungsstaaten ausser US): SIEMENS AKTIENGESELLSCHAFT [DE/DE]; Wittelsbacherplatz 2, D-80333 München (DE).</p> <p>(72) Erfinder; und (75) Erfinder/Anmelder (nur für US): ARNOLD, Ralf [DE/DE]; Asterweg 3, D-85586 Poing (DE). KLEVE, Helge [DE/DE]; Schießstättweg 8, D-85290 Geisenfeld (DE). SIEMERS, Christian [DE/DE]; St.-Godehard Strasse 18, D-31139 Hildesheim (DE).</p> <p>(74) Gemeinsamer Vertreter: SIEMENS AKTIENGE- SELLSCHAFT; Postfach 22 16 34, D-80506 München (DE).</p>		<p>(81) Bestimmungsstaaten: CN, JP, KR, US, europäisches Patent (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).</p> <p>Veröffentlicht <i>Ohne internationalen Recherchenbericht und erneut zu veröffentlichen nach Erhalt des Berichts.</i></p>

(54) Title: METHOD FOR CONFIGURING CONFIGURABLE HARDWARE BLOCKS

(54) Bezeichnung: VERFAHREN ZUM KONFIGURIEREN EINES KONFIGURIERBAREN HARDWARE-BLOCKS



(57) Abstract

The invention relates to various methods for configuring configurable hardware blocks. The methods are especially characterized by generation of the configuration data used to configure the hardware blocks. The methods described for generating configuration data enable configuration data to be generated and allow hardware blocks to be configured easily, quickly and efficiently using said configuration data.

(57) Zusammenfassung

Es werden verschiedene Verfahren zur Konfigurierung von konfigurierbaren Hardware-Blöcken beschrieben. Die Verfahren zeichnen sich insbesondere durch die Generierung der Konfigurationsdaten aus, unter Verwendung welcher die Hardware-Blöcke konfiguriert werden. Durch die beschriebene Konfigurationsdaten-Erzeugung können sowohl die Konfigurationsdaten-Erzeugung selbst als auch die Hardware-Block-Konfigurierung unter Verwendung dieser Konfigurationsdaten einfach, schnell und effizient durchgeführt werden.

LEDIGLICH ZUR INFORMATION

Codes zur Identifizierung von PCT-Vertragsstaaten auf den Kopfbögen der Schriften, die internationale Anmeldungen gemäss dem PCT veröffentlichen.

AL	Albanien	ES	Spanien	LS	Lesotho	SI	Slowenien
AM	Armenien	FI	Finnland	LT	Litauen	SK	Slowakei
AT	Österreich	FR	Frankreich	LU	Luxemburg	SN	Senegal
AU	Australien	GA	Gabun	LV	Lettland	SZ	Swasiland
AZ	Aserbaidschan	GB	Vereinigtes Königreich	MC	Monaco	TD	Tschad
BA	Bosnien-Herzegowina	GE	Georgien	MD	Republik Moldau	TG	Togo
BB	Barbados	GH	Ghana	MG	Madagaskar	TJ	Tadschikistan
BE	Belgien	GN	Guinea	MK	Die ehemalige jugoslawische Republik Mazedonien	TM	Turkmenistan
BF	Burkina Faso	GR	Griechenland	ML	Mali	TR	Türkei
BG	Bulgarien	HU	Ungarn	MN	Mongolei	TT	Trinidad und Tobago
BJ	Benin	IE	Irland	MR	Mauretanien	UA	Ukraine
BR	Brasilien	IL	Israel	MX	Mexiko	UG	Uganda
BY	Belarus	IS	Island	MW	Malawi	US	Vereinigte Staaten von Amerika
CA	Kanada	IT	Italien	NE	Niger	UZ	Usbekistan
CF	Zentralafrikanische Republik	JP	Japan	NL	Niederlande	VN	Vietnam
CG	Kongo	KE	Kenia	NO	Norwegen	YU	Jugoslawien
CH	Schweiz	KG	Kirgisistan	NZ	Neuseeland	ZW	Zimbabwe
CI	Côte d'Ivoire	KP	Demokratische Volksrepublik Korea	PL	Polen		
CM	Kamerun	KR	Republik Korea	PT	Portugal		
CN	China	KZ	Kasachstan	RO	Rumänien		
CU	Kuba	LC	St. Lucia	RU	Russische Föderation		
CZ	Tschechische Republik	LJ	Liechtenstein	SD	Sudan		
DE	Deutschland	LK	Sri Lanka	SE	Schweden		
DK	Dänemark	LR	Liberia	SG	Singapur		
EE	Estland						

Beschreibung

Verfahren zum Konfigurieren eines konfigurierbaren Hardware-Blocks

5

Die vorliegende Erfindung betrifft ein Verfahren gemäß dem Oberbegriff der Patentansprüche 1 und 22, d.h. ein Verfahren zum Konfigurieren eines konfigurierbaren Hardware-Blocks.

10 Ein derartiges Verfahren wird unter anderem benötigt, um die sogenannte s-unit eines sogenannten >S<puters zu konfigurieren. Ein >S<puter ist eine programmgesteuerte Einheit, die insbesondere durch die Verwendung eines konfigurierbaren Hardware-Blocks in dem die Befehle abarbeitenden Teil in der
15 Lage ist, mehr als einen Befehl pro Prozessortakt auszuführen.

Ein solcher >S<puter ist beispielsweise aus der EP 0 825 540 A1 bekannt.

20

Der grundlegende Aufbau eines >S<puters ist in Figur 11 gezeigt und wird nachfolgend unter Bezugnahme hierauf beschrieben.

25 Der Vollständigkeit halber sei bereits an dieser Stelle darauf hingewiesen, daß der >S<puter, insbesondere dessen die Befehle abarbeitende Teil nur teilweise (nur so weit es für die vorliegend näher betrachteten konfigurierbaren Hardware-Blöcke und deren Konfigurierung von Bedeutung ist) dargestellt und beschrieben ist.
30

Der >S<puter gemäß Figur 11 umfaßt eine Vordecodier-Einheit (predecode unit) 1, einen Instruktions-Puffer (instruction buffer) 2, eine Decodier-, Umbenennungs- und Lade-Einheit
35 (decode, rename & load unit) 3, die bereits erwähnte s-Paradigmen-Einheit (s-unit) 4, einen Daten-Cache (data cache) 5, und eine Speicher-Schnittstelle (memory interface) 6, wobei

die s-unit 4 aus einem Strukturprogrammier-Puffer (programmable structure buffer) 41, einer Funktionseinheit mit programmierbarer Struktur (functional unit with programmable structure) 42, einem Integer/Adreßinstruktions-Puffer (integer/address instruction buffer) 43 und einem Registerblock (integer register file) 44 besteht.

Die Besonderheit des >S<puters besteht insbesondere in dessen s-unit 4, genauer gesagt in der functional unit 42 derselben. Die functional unit 42 ist eine konfigurierbare Hardware, die basierend auf vom >S<puter auszuführenden Befehlen oder Befehlsfolgen dynamisch so konfigurierbar ist, daß sie die durch die Befehle oder Befehlsfolgen vorgegebenen Aktionen bzw. Operationen ausführen kann.

Vom >S<puter auszuführende Instruktionen (genauer gesagt diese repräsentierende Code-Daten) gelangen aus einem nicht gezeigten Speicher über das memory interface 6 in die pre-decode unit 1, wo sie vordecodiert werden; dabei können zu den Code-Daten beispielsweise Informationen hinzugefügt werden, die die spätere Decodierung in der decode, rename & load unit 3 erleichtern. Die Code-Daten gelangen dann über den instruction buffer 2 in die decode, rename & load unit 3, wo die Ausführung der durch die Code-Daten repräsentierten Befehle vorbereitet wird. Diese Vorbereitung umfaßt die Decodierung der Code-Daten, die Konfigurierung bzw. Strukturierung der functional unit 42, die Initialisierung bzw. Verwaltung des integer register file 44, und das Starten der wunschgemäß konfigurierten functional unit 42.

Die Strukturierung bzw. Konfigurierung der functional unit 42 erfolgt unter Verwendung von die gewünschte Konfiguration repräsentierenden Konfigurations-Daten, die von der decode, rename & load unit 3 in den programmable structure buffer 41 geschrieben werden. Diese, die gewünschte Konfiguration repräsentierenden Konfigurations-Daten werden in der decode,

rename & load unit 3 kreiert; sie können aber auch schon in codierter Form in den Code-Daten enthalten sein.

5 Die functional unit 42 ist dazu ausgelegt, Daten aus dem register file 44 und/oder dem data cache 5 auszulesen, die ausgelesenen Daten arithmetisch und/oder logisch zu verarbeiten, und das Ergebnis der Verarbeitung repräsentierende Daten in das register file 44 und/oder den data cache 5 einzuschreiben.

10

Bei geeigneter Initialisierung des register file 44 und bei geeigneter Konfigurierung der functional unit 42 hat der Betrieb der functional unit 42 die Ausführung der Operationen zu Folge, die durch die Ausführung der Befehle, auf der Basis 15 welcher die Initialisierung des register file 44 und die Konfigurierung der functional unit 42 erfolgten, zu bewirken sind.

Die Vornahme der durch die Ausführung von Instruktionen zu 20 bewirkenden Aktionen durch eine entsprechend konfigurierte Hardware (die functional unit 42) ist bekanntlich bedeutend schneller als die Ausführung der Befehle in den "normalen" Arithmetisch/Logischen Einheiten (ALUs) von herkömmlichen programmgesteuerten Einheiten. Dies gilt in besonderem Maße 25 für den Fall, daß die Hardware (die functional unit 42) so konfiguriert ist, daß durch deren Betrieb ein Ergebnis erzielbar ist, das der Ausführung mehrerer aufeinanderfolgender Befehle (eines mehrere Befehle umfassenden Makrobefehls) entspricht.

30

Bezüglich weiterer Einzelheiten zum Aufbau, der Funktion und der Wirkungsweise von >S<putern und der darin enthaltenen konfigurierbaren Hardware wird auf die vorstehend bereits erwähnte EP 0 825 540 A1 verwiesen.

35

Der Vollständigkeit halber sei angemerkt, daß nicht alle Aktionen, die durch die vom >S<puter auszuführenden Befehle

zu bewirken sind, durch die functional unit 42 ausführbar sind. Befehle wie insbesondere zur Programmablaufsteuerung bzw. Kontrollflußsteuerung dienende Befehle wie beispielsweise Branch-, Jump-, No-Operation-, Wait- und Stop-Befehle werden in der Regel auf herkömmliche Art und Weise ausgeführt werden.

Nichtsdestotrotz kann durch die Verwendung konfigurierbarer Hardware-Blöcke wie der functional unit 42 im allgemeinen eine höhere Anzahl von durch auszuführende Befehle zu bewirkenden Aktionen pro Zeiteinheit ausgeführt werden als es mit herkömmlichen programmgesteuerten Einheiten der Fall ist, also mehr als ein Befehl pro Prozessortakt abgearbeitet werden.

Voraussetzung ist natürlich, daß die Hardware-Blöcke schnell konfiguriert und effizient genutzt werden.

Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, das Verfahren gemäß dem Oberbegriff des Patentanspruchs 1 derart weiterzubilden, daß die Hardware-Blöcke für beliebige Anwendungen schnell und einfach konfigurierbar und effizient nutzbar sind.

Diese Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des Patentanspruchs 1 und durch die im kennzeichnenden Teil des Patentanspruchs 22 beanspruchten Merkmale gelöst.

Demnach ist vorgesehen,

- daß die Hardware-Block-Konfigurierung unter Verwendung von Konfigurationsdaten erfolgt, die aus einer Umsetzung von Befehlen oder Befehlsfolgen eines auszuführenden Programmes resultieren, und daß bei der Umsetzung der Befehle oder Befehlsfolgen die Schritte

- Ermittlung der zur Ausführung eines jeweiligen Befehls benötigten Art von Teileinheit des konfigurierbaren Hardware-Blocks,
 - Auswahl einer noch nicht anderweitig belegten Teileinheit der zuvor ermittelten Art, und - sofern eine solche Teileinheit gefunden werden konnte -
 - Konfigurieren von um die ausgewählte Teileinheit herum vorgesehenen konfigurierbaren Verbindungen
- ausgeführt werden (kennzeichnender Teil des Patentanspruchs 1) bzw.

- daß die Hardware-Block-Konfigurierung unter Verwendung von Konfigurationsdaten erfolgt, die aus einer Umsetzung des Codes resultieren, der generiert wird, wenn eine Schaltung, die durch den konfigurierbaren Hardware-Block realisiert werden soll, unter Verwendung einer Schaltungsbeschreibungssprache definiert wird (kennzeichnender Teil des Patentanspruchs 22).

Durch eine derartige Vorgehensweise lassen sich zu konfigurierende Hardware-Blöcke unter allen Umständen mit minimalem Aufwand wunschgemäß konfigurieren. Die Konfiguration erfolgt dabei sehr schnell und nutzt die Komponenten des Hardware-Blocks optimal aus; so konfigurierte Hardware-Blöcke lassen sich sehr effizient einsetzen.

Vorteilhafte Weiterbildungen der Erfindung sind den Unteransprüchen, der nachfolgenden Beschreibung und den Figuren entnehmbar.

30

Die Erfindung wird nachfolgend anhand von Ausführungsbeispielen unter Bezugnahme auf die Figuren näher erläutert. Es zeigen

35 Figuren 1A bis 1D ein Beispiel für einheitliche Befehlsformate, die die umzusetzenden Befehle im betrachteten Beispiel aufweisen sollten oder in die sie

vor Beginn der Umsetzung vorzugsweise gebracht werden,

5 Figur 2 eine bei der hardwaremäßigen Realisierung der Um-
setzung verwendete Look-Up-Table,

Figuren 3A und 3B das Format der aus der Look-Up-Table gemäß
Figur 2 ausgegebenen Daten,

10 Figur 4 das Blockschaltbild einer Schaltung zur Auswahl
und Konfigurierung einer zur Ausführung eines Be-
fehls benötigten Teileinheit des Hardware-Blocks,

15 Figur 5 das Blockschaltbild einer Schaltung zur Festlegung
der Daten- und/oder Signalquellen und der Daten-
und/oder Signalziele für die durch die Schaltung
gemäß Figur 4 ausgewählte Teileinheit,

20 Figur 6 das Blockschaltbild einer Schaltung zur Handhabung
von in den umzusetzenden Befehlen enthaltenen Kon-
stanten,

25 Figur 7 das Blockschaltbild einer Schaltung zur Durchfüh-
rung des sogenannten Data Forwarding,

30 Figur 8 einen sogenannten Cross-Bar-Switch zum Einschrei-
ben der Konfigurations-Daten in einen temporären
Bitstrom,

35 Figur 9 eine Anordnung zum Einschleusen des temporären
Bitstroms in einen Hauptbitstrom,

Figur 10 eine komplette Anordnung zum Umsetzen von Befehlen
in Konfigurations-Daten zur wunschgemäßen Konfigu-
rierung des Hardware-Blocks,

Figur 11 den prinzipiellen Aufbau eines >S<puters, und

Figur 12 den prinzipiellen Aufbau eines Hardware-Blocks der vorliegend näher betrachteten Art.

- 5 Zur Erleichterung des Verständnisses wird zunächst der prinzipielle Aufbau eines Hardware-Blocks beschrieben, der durch die danach beschriebene Verfahren konfiguriert werden soll.

Der prinzipielle Aufbau eines solchen Hardware-Blocks ist in
10 Figur 12 gezeigt. Der gezeigte Hardware-Block ist dazu ausgelegt ist, abhängig von seiner Konfigurierung in einer Speichereinrichtung gespeicherte Daten auszulesen, die ausgelesenen Daten arithmetisch und/oder logisch zu verarbeiten und das Ergebnis der Verarbeitung repräsentierende Daten in
15 die Speichereinrichtung einzuschreiben; er ist beispielsweise als die functional unit 42 des >S<puters gemäß Figur 11 einsetzbar.

Die Speichereinrichtung, aus welcher der konfigurierbare
20 Hardware-Block Daten ausliest und in welche der Hardware-Block Daten einschreibt, kann innerhalb oder außerhalb des Hardware-Blocks vorgesehen sein; im vorliegend betrachteten Beispiel wird die Speichereinrichtung durch das register file
44 des >S<puters gemäß Figur 11 gebildet. Der Hardware-Block
25 ist ein asynchrones Schaltnetz zwischen den Aus- und Eingängen der Speichereinrichtung; die Bestandteile des Hardware-Blocks sind asynchron miteinander gekoppelt.

Die Speichereinrichtung ist vorzugsweise von außerhalb des
30 Hardware-Blocks vor der Inbetriebnahme desselben initialisierbar; denkbar wäre auch, daß der Hardware-Block die Initialisierung der Speichereinrichtung selbst veranlaßt oder durchführt.

35 Der in der Figur 12 gezeigte Hardware-Block weist eine oder mehrere arithmetische Einheiten AU1, AU2, eine oder mehrere Vergleichs-Einheiten CU, einen oder mehrere Multiplexer eines

ersten Typs MUXA1, MUXA2, MUXA3, einen oder mehrere Multiplexer eines zweiten Typs MUXB, und einen oder mehrere Demultiplexer DEMUX auf.

- 5 Die arithmetischen Einheiten AU1, AU2 weisen im betrachteten Beispiel zwei Eingangsanschlüsse, einen Ausgangsanschluß und einen Steueranschluß auf. Den arithmetischen Einheiten AU1, AU2 obliegt es, die über deren Eingangsanschlüsse eingegebenen Eingangssignale arithmetisch und/oder logisch zu verarbeiten. Die Operationen, die durch die arithmetischen Einheiten AU1, AU2 ausführbar sind, können fest vorgegeben oder individuell einstellbar (konfigurierbar) sein; sie umfassen insbesondere arithmetische Operationen wie Addition, Subtraktion, Multiplikation, Division etc., logische Verknüpfungen wie UND-Verknüpfungen, ODER-Verknüpfungen, Invertierung, Komplementbildung etc., arithmetische und logische Shift-Operationen, und Datentransfers (Durchschaltung eines der eingegebenen Signale zum Ausgangsanschluß). Die arithmetischen Einheiten AU1, AU2 sind nicht mit den Arithmetisch/Logischen Einheiten (ALUs) herkömmlicher programmgesteuerter Einheiten wie Mikroprozessoren, Mikrocontrollern etc. gleichzusetzen; die von ihnen ausführbaren Operationen sind begrenzt, so daß der Aufbau der arithmetischen Einheiten AU1, AU2 vergleichsweise einfach bleiben kann. Über die Steueranschlüsse der arithmetischen Einheiten AU1, AU2 ist festlegbar, ob die betreffende arithmetische Einheit die Operation, zu deren Ausführung sie vorgesehen ist, ausführt oder nicht. Dies ermöglicht die praktische Umsetzung von Befehlen, deren Ausführung vom Vorliegen einer bestimmten Bedingung abhängt. Die Bedingung kann beispielsweise der Zustand eines bestimmten Flags sein: ist das Flag gesetzt, wird die der betreffenden arithmetischen Einheit obliegende Aufgabe (beispielsweise eine Addition) ausgeführt, andernfalls nicht (oder umgekehrt). Derartige, nachfolgend als "konditionierte Befehle" bezeichnete Befehle ermöglichen es, die schwer handhabbaren bedingten Sprungbefehle zu eliminieren; sie werden später noch genauer beschrieben.

Die Vergleichs-Einheit CU weist im betrachteten Beispiel zwei Eingangsanschlüsse und einen Ausgangsanschluß auf. Der Vergleichs-Einheit CU obliegt es, die an deren Eingangsanschlüssen anliegenden Signale oder Daten Vergleichsoperationen zu unterziehen. Die Operationen, die durch die Vergleichs-Einheit CU ausführbar sind, können fest vorgegeben oder individuell einstellbar (konfigurierbar) sein; sie umfassen beispielsweise Größer-, Größer/Gleich-, Kleiner-, Kleiner/Gleich-, Gleich-, und Ungleich-Vergleiche und Überprüfungen auf wahr (TRUE) und unwahr (FALSE). Der Ausgangsanschluß der Vergleichs-Einheit CU ist über den nachfolgend noch genauer beschriebenen Demultiplexer DEMUX mit den Steueranschlüssen der arithmetischen Einheiten AU1, AU2 verbunden. Vom Ergebnis der in der Vergleichs-Einheit CU ausgeführten Operation hängt es also ab, ob die arithmetischen Einheiten AU1, AU2 die Operation, zu deren Ausführung sie vorgesehen sind, ausführen oder nicht.

Die Multiplexer des ersten Typs MUXA1, MUXA2, MUXA3, der Multiplexer des zweiten Typs MUXB, und der Demultiplexer DEMUX dienen zur Auswahl der Daten- und/oder Signalquellen und der Daten- und/oder Signalziele. Genauer gesagt dienen

- der Multiplexer MUXA1 zur Auswahl der Quellen der den Eingangsanschlüssen der arithmetischen Einheit AU1 zugeführten Daten und/oder Signale (mögliche Daten- und/oder Signalquellen sind im betrachteten Beispiel das register file 44 und andere arithmetische Einheiten),

- der Multiplexer MUXA2 zur Auswahl der Quellen der den Eingangsanschlüssen der arithmetischen Einheit AU2 zugeführten Daten und/oder Signale (mögliche Daten- und/oder Signalquellen sind im betrachteten Beispiel das register file 44 und andere arithmetische Einheiten),

- der Multiplexer MUXA3 zur Auswahl der Quellen der den
Eingangsanschlüssen der Vergleichs-Einheit CU zugeführten
Daten und/oder Signale (mögliche Daten- und/oder Signal-
quellen sind im betrachteten Beispiel das register file 44
5 und die arithmetischen Einheiten),
- der Multiplexer MUXB zur Auswahl der Quellen der dem
register file zugeführten Daten und/oder Signale (mögliche
Daten- und/oder Signalquellen sind im betrachteten Beispiel
10 die arithmetischen Einheiten und/oder das register file
selbst),
- der Demultiplexer DEMUX zur Auswahl des oder der Ziele für
die von der Vergleichs-Einheit CU ausgegebenen Daten
15 und/oder Signale (mögliche Daten- und/oder Signalziele sind
im betrachteten Beispiel die arithmetischen Einheiten).

Die Multiplexer des ersten Typs weisen mehrere Eingangs-
anschlüsse und zwei Ausgangsanschlüsse auf, die Multiplexer
20 des zweiten Typs mehrere Eingangsanschlüsse und einen Aus-
gangsanschluß, und der Demultiplexer einen Eingangsanschluß
und mehrere Ausgangsanschlüsse.

Die Multiplexer und der Demultiplexer weisen in der Figur 12
25 nicht gezeigte Steueranschlüsse auf, über welche einstellbar
ist, welche Eingangsdaten und/oder -signale auf welche Aus-
gangsanschlüsse durchgeschaltet werden. Die Anzahl der
Steueranschlüsse hängt von der erforderlichen Anzahl der
verschiedenen Zuordnungs-Kombinationen ab; bei 32 Eingangs-
30 anschlüssen und zwei Ausgangsanschlüssen sind beispielsweise
10 Steueranschlüsse erforderlich, um an beliebigen Eingangs-
anschlüssen anliegende Signale und/oder Daten auf beliebige
Ausgangsanschlüsse durchschalten zu können. Im Fall des Ein-
satzes des Hardware-Blocks als functional unit 42 im >S<puter
35 gemäß Figur 11 sind die Steuersignalanschlüsse vorzugsweise
mit dem programmable structure buffer 41 verbunden, so daß
die in diesen eingeschriebenen Konfigurations-Daten im we-

sentlichen unmittelbar zur Multiplexer-Ansteuerung verwendbar sind. Die im programmable structure buffer 41 gespeicherten Konfigurations-Daten umfassen vorzugsweise auch die Konfigurations-Daten zur Festlegung der jeweiligen Funktion der arithmetischen Einheiten AU1, AU2 und der Vergleichs-Einheit CU.

Durch die arithmetischen Einheiten AU1, AU2, die Vergleichs-Einheit CU, die Multiplexer des ersten Typs MUXA1, MUXA2, MUXA3, den Multiplexer des zweiten Typs MUXB, und den Demultiplexer DEMUX wird der Hardware-Block in die Lage versetzt, in einer Speichereinrichtung (im register file 44) gespeicherte Daten auszulesen, die ausgelesenen Daten arithmetisch und/oder logisch zu verarbeiten und das Ergebnis der Verarbeitung repräsentierende Daten in die Speichereinrichtung (das register file 44) einzuschreiben.

Der in Figur 12 gezeigte und unter Bezugnahme darauf beschriebene Hardware-Block ist nur zur Erläuterung des grundlegenden Aufbaus gedacht. In der Praxis werden die arithmetische Einheiten, die Vergleichs-Einheiten, die Multiplexer, und die Demultiplexer in einer deutlich größeren Anzahl vorgesehen werden als es beim Beispiel gemäß Figur 12 der Fall ist. Der Hardware-Block ist vorzugsweise so dimensioniert, daß normalerweise sämtliche Operationen, die von einem später noch näher beschriebenen, sogenannten Hyperblock zu bewirken sind, auf ein Mal in ihn einprogrammierbar sind.

Die im Hardware-Block vorgesehenen Daten- und/oder Signalfade können durch einzelne Leitungen oder durch Busse gebildet werden, wobei es sich als vorteilhaft erweisen kann, wenn in den einzelnen Teileinheiten des Hardware-Blocks oder im Bus-System konfigurierbar ist, wie viele und/oder welche Busleitungen zu berücksichtigen sind.

Die Konfigurierung eines Hardware-Blocks nach Art der Figur 12 kann basierend auf Befehlen oder Befehlsfolgen erfolgen. Setzt man Befehle oder Befehlsfolgen in entsprechende Hardware-Block-Strukturen um, so ist der so konfigurierte Hardware-Block als Ablaufeinheit für sequentielle Befehlsfolgen nutzbar. Diese Form der Hardware-Block-Konfigurierung wird nachfolgend auch als struktur-prozedurale Programmierung bezeichnet.

10 Ausgangspunkt für die struktur-prozedurale Programmierung kann ein in einer Hochsprache wie beispielsweise C, C++ etc. geschriebenes Programm sein. Dieses Programm wird durch einen Compiler übersetzt, und der dabei erhaltene Code wird (vorzugsweise hyperblock-weise) in Strukturinformationen umgesetzt, basierend auf welcher der zu konfigurierende Hardware-Block konfigurierbar ist. Was unter einem Hyperblock zu verstehen ist, wird später noch genauer beschrieben werden.

20 Ausgangspunkt für die struktur-prozedurale Programmierung kann selbstverständlich auch ein in Assembler geschriebenes oder sonstiges Programm sein. Die Art und Weise der Programmierung (funktional, imperativ, objekt-orientiert, ...) ist ebenfalls keinen Einschränkungen unterworfen.

25 Es erweist sich als vorteilhaft wenn der in die Strukturinformation umzusetzende Code, also die durch den Compiler oder auf andere Art und Weise erzeugten Maschinenbefehle nur bestimmte Maschinenbefehl-Typen, nämlich unkonditionierte Befehle, konditionierte Befehle, Predicate-Befehle, und Loop-Befehle umfassen. Dann lassen sich in der Regel besonders lange (besonders viele Befehle enthaltende) Befehls-Blöcke mit nur einem Eintrittspunkt und nur einem Austrittspunkt bilden. Die Generierbarkeit von möglichst langen Befehls-Blöcken mit nur einem Eintrittspunkt und nur einem Austrittspunkt ist sehr bedeutsam, weil sich Befehle, die ein- und dem selben Befehls-Block angehören, und zwar nur solche Befehle, als eine Einheit (als eine sich aus mehreren Befehlen zu-

sammensetzende Makroinstruktion) behandeln lassen, die in eine gemeinsame Hardware-Block-Struktur umgesetzt und auf ein Mal ausgeführt werden kann. Legt man der Konfigurierung eines Hardware-Blocks jeweils genau eine solche Einheit zugrunde
5 (und ist der Hardware-Block groß genug, um so konfiguriert werden zu können), so läßt sich die Anzahl der zur Abarbeitung eines Programms erforderlichen Umstrukturierungen bzw. Umkonfigurierungen des Hardware-Blocks auf ein Minimum reduzieren. Die Befehls-Blöcke, deren Generierung derzeit favorisiert
10 wird, und deren Bildung durch die vorstehend genannten Befehlsgruppen auch möglich ist, sind die vorstehend bereits erwähnten Hyperblöcke.

Hyperblöcke zeichnen sich insbesondere dadurch aus, daß bedingte Sprungbefehle unter Anwendung der nachfolgend noch
15 näher beschriebenen sogenannten if-Konversion eliminiert werden.

Bezüglich weiterer Einzelheiten zu den Hyperblöcken, anderen
20 Befehls-Blöcken und damit in Zusammenhang stehenden Themen wird auf

- Wen-Mei W. Hwu et al.: "Compiler Technology for Future Microprocessors", Invited Paper in Proceedings of the IEEE,
25 Vol. 83 (12), Dezember 1995, Special Issue on Microprocessors, Seiten 1625 bis 1640,
- Henk Neefs, Jan van Campenhout: "A Microarchitecture for a Fixed Length Block Structured Instruction Set Architecture",
30 Proceedings of the Eighth IASTED International Conference on Parallel and Distributed Computing and Systems, Seiten 38 bis 42, IASTED/ACTA Press, 1996, und
- Richard H. Littin, J.A. David McWha, Murray W. Pearson,
35 John G. Cleary: "Block Based Execution and Task Level Parallelism", in: John Morris (Ed.), "Computer Architecture 98", Proceedings of the 3rd Australasian Computer Architec-

ture Conference, ACAC'98, Perth, 2-3 February 1998, Australian Computer Science Communications, Vol. 20, No. 4, Seiten 57 bis 66, Springer, Singapore,

5 verwiesen.

Die vorstehend erwähnten unkonditionierten Befehle sind Befehle zur bedingungslosen Bearbeitung von Daten einschließlich der Kopie von Daten von einem Speicherbereich in einen
10 anderen (von einem Register in ein anderes). Diese Befehle werden im folgenden als normale Befehle bezeichnet. Sie umfassen arithmetische und logische Verknüpfungen zwischen Daten zu neuen Werten und die sogenannten Move-Befehle zur Kopie von Registerinhalten. Das allgemeine Format dieser Befehle lautet: <Mnemonic> <Ziel-Register>, <Quellen-Register
15 1>, <Quellen-Register 2>. Zur Durchführung der durch einen solchen Befehl spezifizierten Operation wird normalerweise eine arithmetische Einheit des Hardware-Blocks benötigt.

20 Die konditionierten Befehle sind Befehle zur Bearbeitung von Daten bei Vorliegen einer bestimmten Bedingung (Kondition). Die durch diese Befehle auszuführenden Aktionen entsprechen den durch die normalen Befehle ausführbaren Aktionen, wobei die Ausführung der betreffenden Aktionen jedoch von einer
25 vorbestimmten Bedingung abhängt. Ist die Bedingung erfüllt, wird die durch den Befehl spezifizierte Aktion ausgeführt, anderenfalls wird nichts ausgeführt (der betreffende Befehl wirkt dann wie ein NOP-Befehl). Diese Befehle werden im folgenden als bedingte Befehle bezeichnet. Das allgemeine Format dieser Befehle lautet: <Mnemonic>p <Ziel-Register>, <Quellen-
30 Register 1>, <Quellen-Register 2> <p-Flag>, wobei durch das "p" am Ende des Mnemonic die Abhängigkeit der Befehlsausführung von einer Bedingung signalisiert wird, und wobei die Bedingung durch einen bestimmten Zustand eines bestimmten
35 Flags (des "p-Flag") definiert wird. Zur Durchführung der durch einen solchen Befehl spezifizierten Operation wird normalerweise eine arithmetische Einheit des Hardware-Blocks

benötigt; zur Überprüfung der Bedingung wird eine Vergleichs-Einheit benötigt, deren Ausgang mit dem Steuereingang der arithmetischen Einheit verbindbar ist.

5 Die Predicate-Befehle sind Befehle zur Festlegung des Zustandes des in den bedingten Befehlen verwendeten Bedingungs-Flags (des p-Flags). Die Festlegung erfolgt dabei während des Programmablaufs basierend auf einem Vergleich von zwei Daten. Diese Befehle werden im folgenden als pxx-Befehle bezeichnet.
10 Das allgemeine Format dieser Befehle lautet: pxx <Quellen-Register 1>, <Quellen-Register 2>, <p-Flag>, wobei xx die durchzuführende Vergleichsoperation spezifiziert und durch gt (größer als), ge (größer oder gleich), eq (gleich), ne (ungleich), le (kleiner oder gleich) oder lt (kleiner als) zu
15 ersetzen ist. Die pxx-Befehle sind mit den üblichen Branch-Befehlen vergleichbar und dienen zum Ersatz derselben durch die Anwendung der sogenannten if-Konversion (siehe hierzu den vorstehend bereits erwähnten Aufsatz von Wen-Mei W. Hwu et al.).

20 Die Loop-Befehle sind zur Schleifenwiederholung dienende Befehle am Ende eines Hyperblocks. Sie veranlassen einen Rücksprung an den Anfang des betreffenden Hyperblocks, falls eine im Befehl spezifizierte Bedingung erfüllt ist; sie können die Generierung eines READY-Signals veranlassen, wenn die
25 Bedingung nicht mehr erfüllt ist. Die Bedingung ist durch ein bestimmtes Ergebnis einer Vergleichsoperation definiert. Das allgemeine Format dieser Befehle lautet: loopxx <Quellen-Register 1>, <Quellen-Register 2>, wobei xx die durchzuführende Vergleichsoperation spezifiziert.
30

Wie aus den Formaten der genannten Befehlstypen ersichtlich ist, werden als Daten- und/oder Signalquellen und Daten- und/oder Signalziele jeweils Register verwendet. Dies erweist
35 sich bei Verwendung von Hardware-Blöcken nach Art der Figur 12 als besonders vorteilhaft, weil auf die Register (das register file 44) besonders effizient zugegriffen werden

kann. Prinzipiell könnten aber auch Befehle zugelassen werden, deren Daten- und/oder Signalquellen und Daten- und/oder Signalziele keine Register sind.

- 5 Viele Programme oder wenigstens große Teile von diesen können unter ausschließlicher Verwendung der vorstehend erläuterten Befehls-Typen geschrieben oder in solche Programme übersetzt werden und mithin vollständig in einen Hardware-Block der in der Figur 12 gezeigten Art zur Ausführung gebracht werden.
- 10 Die Verwendung derartiger Hardware-Blöcke in programmgesteuerten Einheiten kann deren Leistungsfähigkeit daher erheblich steigern. Hardware-Blöcke der in der Figur 12 gezeigten Art können jedoch auch außerhalb programmgesteuerter Einheiten als eigenständige Einrichtungen zum Einsatz kommen
- 15 und dann ebenfalls basierend auf Befehlen oder Befehlsströmen konfiguriert werden.

Im folgenden wird nunmehr die Konfigurierung eines Hardware-Blocks beschrieben, durch welche dieser durch Befehle oder

20 Befehlsfolgen vorgegebene arithmetische und/oder logische Operationen oder Operationsfolgen ausführen kann.

Der Hardware-Block, genauer gesagt dessen Teileinheiten (arithmetische Einheiten, Vergleichs-Einheiten, Multiplexer, Demultiplexer ...)

25 und die Verbindungen zwischen den Teileinheiten werden im betrachteten Beispiel durch die gewünschte Konfiguration repräsentierenden Konfigurations-Daten (Konfigurations-Bits) konfiguriert. Dementsprechend ist es die Aufgabe des nachfolgend beschriebenen Konfigurations-

30 Verfahrens, die Konfigurations-Daten bzw. einen diese enthaltenden Bitstrom basierend auf den der Hardware-Block-Konfiguration zugrundezulegenden Befehlen oder Befehlsfolgen zu generieren oder zu variieren.

35 Im betrachteten Beispiel wird davon ausgegangen, daß ausschließlich die vorstehend genannten Typen von Befehlen, d.h. normale Befehle, bedingte Befehle, pxx-Befehle und loopxx-

Befehle umgesetzt werden; andere Befehle müssen anderweitig ausgeführt werden, beispielsweise durch die Ausführungseinheit einer herkömmlichen programmgesteuerten Einheit.

- 5 Für die Umsetzung der umsetzbaren Befehle in entsprechende Hardware-Block-Strukturen kann es sich als vorteilhaft erweisen, wenn die Befehle von Haus aus ein in den Figuren 1A (normale Befehle), 1B (bedingte Befehle), 1C (pXX-Befehle), und 1D (loopXX-Befehle) beispielhaft veranschaulichtes einheitliches Format aufweisen oder durch einen Decodierer in
10 ein solches Format gebracht werden.

Insbesondere wenn die Teileinheiten des Hardware-Blocks konfigurierbar sind, werden diesen (physikalischen) Teileinheiten logische bzw. virtuelle Einheiten zugeordnet, wobei die virtuellen Einheiten die verschiedenen Funktionen der physikalischen Teileinheiten angeben. Der physikalischen Teileinheit "erste arithmetische Einheit AU1" können - sofern diese konfigurierbar ist - beispielsweise die virtuellen Einheiten Addierer, Subtrahierer etc. zugeordnet sein. Eine virtuelle Einheit ist genau einer physikalischen Teileinheit zugeordnet, aber einer physikalischen Teileinheit können mehrere virtuelle Einheiten zugeordnet sein. Sämtliche virtuellen Einheiten werden vorzugsweise in einer Tabelle oder
15 Liste verwaltet. Die jeweiligen Einträge enthalten neben Informationen zu den virtuellen Einheiten selbst auch Information darüber, welcher physikalischen Teileinheit die jeweiligen virtuellen Einheiten zugeordnet sind, über welche Konfigurations-Bits und wie diese physikalische Teileinheit
20 gegebenfalls konfiguriert werden muß, um ihr die durch die virtuelle Einheit repräsentierte Funktion zu verleihen.

Vorzugsweise wird ein kompletter Hyperblock in eine Hardware-Block-Struktur umgesetzt.

35

Die Umsetzung eines Befehls in eine Hardware-Block-Strukturierungsinformationen erfolgt im wesentlichen in drei Phasen.

In der ersten Phase wird zunächst ermittelt, welcher Typ von virtueller Einheit (Addierer, Subtrahierer, Multiplizierer ...) zur Ausführung der betreffenden Instruktion benötigt wird, und ob eine solche virtuelle Einheit noch verfügbar ist. Ist noch eine virtuelle Einheit des benötigten Typs frei, so wird diese oder eine von diesen zur Ausführung der betreffenden Instruktion ausgewählt. Sodann erfolgen die Konfiguration oder deren Vorbereitung und eine Reservierung der der ausgewählten virtuellen Einheit zugeordneten physikalischen Teileinheit. Zur Konfiguration werden einfach die der betreffenden physikalischen Teileinheit zugeordneten Konfigurations-Bits gesetzt oder zurückgesetzt; dies bereitet keine Schwierigkeiten, denn die Informationen, welcher physikalischen Teileinheit die ausgewählte virtuelle Einheit zugeordnet ist, über welche Konfigurations-Bits und wie diese physikalische Teileinheit gegebenenfalls zu konfigurieren ist, werden ja zusammen mit der virtuellen Einheit verwaltet. Die Reservierung der der ausgewählten virtuellen Einheit zugeordneten physikalischen Teileinheit ist notwendig, um zu verhindern, daß die betreffende physikalische Teileinheit mehrfach verwendet werden kann. Im betrachteten Beispiel wird dies dadurch bewerkstelligt, daß nach jeder Vergabe einer physikalischen Teileinheit für einen bestimmten Zweck sämtliche virtuellen Einheiten, die der betreffenden physikalischen Teileinheit zugeordnet sind, gesperrt werden.

Bei pxx-Befehlen kann es je nach dem Aufbau des Hardware-Blocks erforderlich sein, abhängig vom p-Flag eine ganz bestimmte physikalische Teileinheit (Vergleichs-Einheit) auszuwählen.

Bei bedingten Befehlen wirkt sich das p-Flag nur dann auf die Auswahl der virtuellen/physikalischen Einheit(en) aus, wenn bestimmte Instruktionen nur mit bestimmten Flags möglich sind, also keine vollständige Orthogonalität in dem Teilbefehlssatz für bedingte Befehle vorhanden ist.

In der zweiten Phase der Hardware-Block-Konfigurierung werden die den ausgewählten physikalischen Teileinheiten vor- und/oder nachgeschalteten Multiplexer konfiguriert, um die Daten- und/oder Signalquellen und die Daten- und/oder Signalziele entsprechend den Festlegungen in den umzusetzenden Instruktionen einzustellen. Die Multiplexer und das Format der umzusetzenden Instruktionen sind im Idealfall so aneinander angepaßt, daß die die Daten- und/oder Signalquellen und die die Daten- und/oder Signalziele festlegenden Teile der Instruktionen unverändert als die die Multiplexer konfigurierenden Konfigurations-Bits übernommen werden können. Ist dies - aus welchem Grund auch immer - nicht möglich, können die die Multiplexer konfigurierenden Konfigurations-Bits beispielsweise einer Tabelle entnommen werden, in welcher die Zuordnung zwischen den die Daten- und/oder Signalquellen und die Daten- und/oder Signalziele festlegenden Teilen der Instruktionen und den die Multiplexer konfigurierenden Konfigurations-Bits gespeichert ist. Die Konfigurierung, die erforderlich ist, um eine Verbindung zu einer bestimmten Daten- und/oder Signalquelle und/oder zu einem bestimmten Daten- und/oder Signalziel herzustellen, ist vorzugsweise für alle Multiplexer gleich.

Eine gesonderte Behandlung ist notwendig, wenn die der auszuführenden Operation zugrundezulegenden Daten zumindest teilweise aus einer im Instruktions-Code enthaltenen Konstanten bestehen. Dann muß

- ein freies (Konstanten-)Register gesucht werden,
- dieses Register als Daten- und/oder Signalquelle verwendet werden, und
- die im Instruktions-Code enthaltene Konstante vor der Inbetriebnahme des UCB in das ausgewählte Register eingeschrieben werden.

35

Im betrachteten Beispiel wird vorab überprüft, ob die betreffende Konstante schon in einem (Konstanten-)Register

gespeichert ist. Ergibt sich dabei, daß bereits ein die Konstante enthaltendes (Konstanten-)Register existiert, so wird dieses schon existierende (Konstanten-)Register als Daten- und/oder Signalquelle verwendet.

5

Zu beachten ist ferner, daß die umzusetzenden Instruktionen unterschiedlich viele Daten- und/oder Signalquellen und Daten- und/oder Signalziele aufweisen und/oder von Bedingungen abhängen und insofern eine Sonderbehandlung der einzelnen Instruktionen erforderlich ist.

10

Als Daten- und/oder Signalziel verwendete Register werden übrigens als belegt markiert, da innerhalb eines Hyperblocks keine Zweitbelegung zulässig ist und durch ein sogenanntes (Runtime) Register Renaming, einer aus superskalaren Architekturen bekannten Technologie, verhindert werden muß.

15

Nach dieser (für alle Befehle gemeinsamen) zweiten Phase werden für einzelne Befehlstypen spezielle Teilschritte eingefügt, die sich aus den jeweiligen Besonderheiten ergeben.

20

Unter anderem muß bei bedingten Befehlen die das Vorliegen der Bedingung überprüfende Vergleichs-Einheit ermittelt werden und deren Ausgangssignal über den zugehörigen Demultiplexer auf die die Operation ausführende arithmetische Einheit geschaltet werden. Ferner ist zu berücksichtigen, welcher Art die Bedingung ist.

25

Bei bedingten Move-Befehlen ist zusätzlich dafür Sorge zu tragen, daß der Inhalt des Zielregisters bei Nicht-Ausführung des Befehls nicht verändert wird.

30

Nach der zweiten Phase der Hardware-Block-Konfigurierung könnte diese beendet und der Hardware-Block gestartet werden. Dies geschieht vorzugsweise jedoch erst nach der Ausführung der nachfolgend beschriebenen dritten Phase.

35

In dieser dritten Phase der Hardware-Block-Konfigurierung wird ein sogenanntes data forwarding realisiert. Dabei werden als Daten- und/oder Signalquellen nicht nur die in den Instruktionen angegebenen Daten- und/oder Signalquellen verwendet, sondern nach Möglichkeit die physikalische Teileinheit, die die betreffende Daten- und/oder Signalquelle innerhalb des jeweiligen Hyperblocks zuvor zu beschreiben hatte. Dies erweist sich in zweifacher Hinsicht als vorteilhaft: einerseits, weil eventuell weniger Register benötigt werden (wenn die in der Instruktion angegebene Daten- und/oder Signalquelle nicht als solche verwendet wird, muß sie auch nicht beschrieben werden und kann gegebenenfalls ganz weggelassen werden), und andererseits, weil die benötigten Daten bei Abholung von der diese erzeugenden Teileinheit (beispielsweise einer arithmetischen Einheit) früher verfügbar sind als wenn sie zuerst in ein Register geschrieben und von dort abgeholt werden müssen. Das data forwarding kann bei allen Befehlen zur Anwendung kommen und erweist sich im Durchschnitt als enormer Vorteil.

20

Das soeben kurz in Worten beschriebene Verfahren läßt sich auch durch dessen softwaremäßige und dessen hardwaremäßige Realisierungsmöglichkeiten und in mathematischer Notation veranschaulichen.

25

Zunächst soll eine softwaremäßige Realisierung in einer C++-ähnlichen Darstellung beschrieben werden. Im betrachteten Beispiel erfolgt die Verwaltung der Informationen zu den Hardware-Block-Konfigurationsdaten durch Klassen.

30

Die Klasse für eine virtuelle Einheit wird im betrachteten Beispiel folgendermaßen definiert:

```
class clVirtualUnit {  
35     private:  unsigned int uiPhysicalPartNumber;  
                unsigned int uiMnemonicType;  
                BOOL bIsConfigurable;
```


22

```
unsigned int uiConfBits;
unsigned int uiConfBitsIndex;
BOOL bTwoSourceRegs;
unsigned int uiSrcMultiplexNumber[2];
5 unsigned int uiSrcMultiplexIndex[2];
BOOL bDestinationReg;
unsigned int uiDestMultiplexNumber;
unsigned int uiDestMultiplexIndex;
BOOL bIsUsed;
10 BOOL bSecondPIsused;
BOOL bIsConstantRegister;
unsigned int uiConstantIndex;
unsigned int uiConstantValue;

15 public: unsigned int uiGetPartNumber( void );
        unsigned int uiGetMnemonicType( void );
        BOOL bIsUnitConfigurable( void );
        unsigned int uiGetConfBits( void );
        unsigned int uiGetConfBitsIndex( void );
20 BOOL bHasTwoSourceRegs( void );
        unsigned int uiGetSrcMultiplexNumber
                ( unsigned int );
        unsigned int uiGetSrcMultiplexIndex
                ( unsigned int );
25 BOOL bHasDestinationReg( void );
        unsigned int uiGetDestMultiplexNumber( void );
        unsigned int uiGetDestMultiplexIndex( void );
        void vFreePart( void );
        BOOL bMarkUsedPart( void );
30 BOOL bMarkSecondUsedFlag( void );
        BOOL bGetIsUsed( void );
        BOOL bGetIsUsedSecondFlag( void );
        BOOL bIsConstantRegister( void );
        BOOL bSetConstantValue( void );
35 unsigned int uiGetConstantValue( void );
        unsigned int uiGetConstantIndex( void );
        }
```

Die in der Klasse enthaltenen Daten und Methoden dienen zur Modellierung einer Mikroarchitektur.

5

Von den Daten bedeuten:

10 uiPhysicalPartNumber: Diese Variable enthält eine eindeutige Nummer für die physikalische Teileinheit innerhalb des Hardware-Blocks.

uiMnemonicType: Diese Variable enthält in codierter Form den Verknüpfungstyp, der zu der jeweiligen virtuellen Einheit gehört.

15

bIsConfigurable: Dieses Flag zeigt an, ob die zugehörige physikalische Teileinheit konfiguriert werden muß, um diese virtuelle Einheit zu erhalten.

20 uiConfBits: Falls bIsConfigurable == TRUE ist, werden hier die zugehörigen Konfigurationsbits gespeichert, um die physikalische Teileinheit für exakt diese Funktion zu konfigurieren.

25 uiConfBitsIndex: Falls bIsConfigurable == TRUE ist, wird der Index zur Speicherung der Konfigurationsbits im Bitstrom an dieser Stelle gespeichert.

30 bTwoSourceRegs: Dieses Flag wird auf TRUE gesetzt, falls für den betreffenden Befehl zwei Sourceregister angegeben werden müssen, ansonsten auf FALSE.

35 uiSrcMultiplexNumber[2]: Bei zwei Sourceregistern werden die physikalischen Nummern der zugehörigen Multiplexer in dieser Variablen gespeichert, gegebenenfalls ist nur die Variable mit dem Index 0 gültig.

uiSrcMultiplexIndex[2]: Hier werden die Indizes der Multiplexer für die Sourcereister gespeichert.

5 bDestinationReg: Dieses Flag wird auf TRUE gesetzt, falls für den betreffenden Befehl ein Destinationregister (nicht - flag!) angegeben werden muß, ansonsten auf FALSE.

10 uiDestMultiplexNumber: Hier wird die physikalische Nummer des zugehörigen Multiplexers für das Zielregister gespeichert.

uiDestMultiplexIndex: Hier wird der Index des Multiplexer für das Destinationregister gespeichert.

15 biUsed: In diesem Flag wird gespeichert, ob diese virtuelle (und damit zugleich die physikalische) Teileinheit benutzt wurde. Ein Setzen dieses Flags auf TRUE bedeutet, daß diese Teileinheit nicht mehr genutzt werden kann (außer bei den bedingten Move-Befehlen (movep)).

20 bSecondPIsUsed: Für den Sonderfall der movep-Befehle wird in diesem Flag die zweite Nutzung eines p-Flags einschließlich des Vergleichs gespeichert. Sind biUsed und bSecondPIsUsed auf TRUE gesetzt, ist der dynamische Wegmultiplexer (AU), auf den ein movep-Befehl abgebildet wird, zur weiteren Nutzung gesperrt.

30 biConstantRegister: Dieses Flag zeigt an, daß die physikalische Teileinheit einem Konstantenregister entspricht (TRUE) oder nicht (FALSE).

35 uiConstantIndex: Im Fall eines Konstantenregisters muß der Wert der Konstanten, der gespeichert und genutzt werden soll, im Bitstrom eingetragen werden. In diesem Fall ist der Index im Bitstrom in dieser Variablen gespeichert.

uiConstantValue: Der Wert, der im Konstantenregister gespeichert wird, wird für weitere Vergleiche zusätzlich in dieser Variablen der Instanz gespeichert.

5 Die in einer Instanz dieser Klasse auftretenden Variablen müssen alle zum Zeitpunkt des Starts der Konfiguration belegt werden. Hierzu werden hier nicht explizit aufgeführte Methoden benutzt, die im Konstruktor einer nachfolgend erläuterten Configurable-Block- bzw. CB-Klasse genutzt werden, um alle
10 für die Umsetzung notwendigen Informationen in die Instanz zu schreiben und zugleich die Flags bIsUsed und bSecondPIsUsed auf FALSE zu setzen. Während der Lebenszeit dieser Instanz ändern sich dann nur noch diese beiden Flags, die über vordefinierte Methoden mit dem Wert TRUE bzw. FALSE belegbar
15 sind, sowie - im Fall eines Konstantenregisters - die Variable uiConstantValue, in der der aktuelle Wert des Registers für weitere Vergleiche zwischengespeichert wird.

Von den Methoden der vorstehend definierten Klasse für die
20 virtuellen Einheiten bedeuten:

unsigned int uiGetPartNumber(void): Diese Methode gestattet den lesenden Zugriff auf die Nummer der zur virtuellen
Teileinheit gehörenden physikalischen Teileinheit; die
25 Nummer wird als Rückgabewert zurückgeliefert.

unsigned int uiGetMnemonicType(void): Diese Methode gestattet den lesenden Zugriff auf Mnemonic, der in der virtuellen Einheit implementiert werden kann.
30

BOOL bIsUnitConfigurable(void): Diese Methode liefert TRUE, falls die physikalische Teileinheit konfiguriert werden muß. Unter diesen Umständen sind die Einträge in uiConfBits und uiConfBitsIndex gültig und können mit den folgenden Methoden uiGetConfBits() und uiGetConfBitsIndex()
35 erhalten werden. Ferner müssen alle anderen virtuellen Teileinheiten, die zur gleichen physikalischen Einheit

gehören, ebenfalls gesperrt werden. Für den Rückgabewert FALSE hingegen sind virtuelle und physikalische Einheit identisch.

- 5 unsigned int uiGetConfBits(void): Durch diese Methode werden die Konfigurationsbits gelesen und als Rückgabewert zurückgeliefert. Diese Werte sind nur gültig, wenn bIsConfigurable den Wert TRUE besitzt.
- 10 unsigned int uiGetConfBitsIndex(void): Durch diese Methode wird der Index im Bitstrom für die Konfigurationsbits gelesen und als Rückgabewert zurückgeliefert. Dieser Wert ist nur gültig, wenn bIsConfigurable den Wert TRUE besitzt.
- 15 BOOL bHasTwoSourceRegs(void): Ein Aufruf dieser Methode liefert den Wert TRUE, falls diese Operation zwei Sourceregister besitzt und diese in die entsprechenden Multiplexer einzutragen sind, ansonsten den Wert FALSE.
- 20 unsigned int uiGetSrcMultiplexNumber(unsigned int): Diese Methode liefert die Nummer der physikalischen Teil-
einheit, die den Multiplexer für die Sourceregister dar-
stellt. Aufrufparameter ist der Index in dem Array von 2
25 Einträgen, wobei der Index 1 nur gültige Werte liefert, falls das Flag bHasTwoSourceRegs den Wert TRUE besitzt.
- 30 unsigned int uiGetSrcMultiplexIndex(unsigned int): Diese Methode liefert den Index zum Eintrag in den Bitstrom, um die Konfigurierung des Multiplexers für die Source-
register vornehmen zu können. Aufrufparameter ist der
Index in dem Array von 2 Einträgen, wobei der Index 1
nur gültige Werte liefert, falls das Flag bHasTwoSource-
35 Regs den Wert TRUE besitzt.
- BOOL bHasDestinationReg(void): Ein Aufruf dieser Methode liefert den Wert TRUE, falls diese Operation ein Desti-

nationregister besitzt und dies in den entsprechenden Multiplexer einzutragen ist, ansonsten den Wert FALSE.

- 5 unsigned int uiGetDestMultiplexNumber(void): Diese Methode liefert die Nummer der physikalischen Teileinheit, die den Multiplexer für das Destinationregister darstellt. Der Rückgabewert ist nur gültig, falls das Flag bHasDestinationReg den Wert TRUE besitzt.
- 10 unsigned int uiGetDestMultiplexIndex(void): Diese Methode liefert den Index zum Eintrag in den Bitstrom, um die Konfigurierung des Multiplexers für das Destinationregister vornehmen zu können. Der Rückgabewert ist nur
15 gültig, falls das Flag bHasDestinationReg den Wert TRUE besitzt.
- void vFreePart(void): Diese Methode löscht alle Belegungsflags, indem diese mit dem Wert FALSE belegt werden. Hierin erfolgt also ein schreibender Zugriff auf die
20 Flags.
- BOOL bMarkUsedPart(void): Das Belegtflag bIsUsed wird über diese Methode auf TRUE gesetzt. Rückgabewert ist TRUE, falls die Operation erfolgreich war, FALSE, falls dieses
25 Element bereits belegt war.
- BOOL bMarkSecondUsedFlag(void): Das zweite Belegtflag bSecondPisUsed wird entsprechend auf TRUE gesetzt. Rückgabewert ist auch hier TRUE, falls die Operation erfolgreich war, FALSE, falls dieses Element bereits belegt
30 war.
- BOOL bGetIsUsed(void): Diese Methode liefert als Rückgabewert den Wert der Variablen bIsUsed.
35
- BOOL bGetIsUsedSecondFlag(void): Diese Methode liefert als Rückgabewert den Wert der Variablen bSecondPisUsed.

BOOL bIsConstantRegister(void): Diese Methode gibt TRUE zurück, falls die virtuelle Teileinheit einem Konstantenregister entspricht, ansonsten FALSE.

5

BOOL bSetConstantValue(void): Mit Hilfe dieser Methode kann der aktuelle Konstantenwert in der Variablen uiConstantValue gespeichert werden, falls diese virtuelle Einheit einem Konstantenregister entspricht und dieses bisher noch nicht belegt wurde. Rückgabewert ist TRUE für Erfolg, FALSE sonst.

10

unsigned int uiGetConstantValue(void): Mit Hilfe dieser Methode wird der gespeicherte Konstantenwert zurückgegeben.

15

unsigned int uiGetConstantIndex(void): Der Index in den Bitstrom, der für die Speicherung des Konstantenwerts dort notwendig ist, wird über diese Methode erhalten.

20

Für die Modellierung eines Hardware-Blocks (CBs) wird eine zweite Klasse definiert, die u.a. Instanzen der Klasse clVirtualUnit sowie weitere Variablen und Methoden enthält. Zur Vereinfachung wird eine Speicherung der Elemente in einem statischen Array angenommen; eine verkettete Liste ist natürlich ebenfalls denkbar. Es sei an dieser Stelle angemerkt, daß für die hier angegebenen Klassen nur ein Teil der Methoden dargestellt wird.

25

30

```
class clCB
{
private: BITFIELD *clbitfield;
        class clVirtualUnit clArrayVirtualUnits
                                                [NUM_OF_PARTS];
```

35

```
public: clCB( );
        void vSetupBitfield( BITFIELD *);
```

29

```

void vFreeAll( void );
BOOL bDoAllPhase_1_Parts
    ( unsigned int, BITFIELD * )
BOOL bDoCommonPhase_2_Parts( unsigned int,
5     BITFIELD *,
    unsigned int,
    unsigned int,
    unsigned int );
void vDataForwarding( unsigned int, unsigned int );
10 void vCopyBitfield( BITFIELD *, BITFIELD * );
unsigned int uiGetMuxCode( unsigned int,
    unsigned int );
unsigned int uiGetRegPartNumFromCode
    ( unsigned int );
15 unsigned int uiGetPartNumFromFlag
    ( unsigned int );
unsigned int uiGetIndexFromNum( unsigned int );
unsigned int uiGetPartNumFromBitfield
    ( unsigned int );
20 void vSetBitfield( unsigned int, unsigned int,
    unsigned int );
};

```

25 Die Variablen und Methoden der Klasse clCB bedeuten im einzelnen:

BITFIELD *clBitfield: Diese Variable entspricht dem zu generierenden Bitstrom für eine Laufzeitkonfiguration des
30 CB.

class clVirtualUnit clArrayVirtualUnits[NUM_OF_PARTS]: Dieses
Array von Instanzen der Klasse clVirtualUnit enthält
alle Informationen für alle virtuellen Einheiten und
35 somit auch für alle physikalischen Teileinheiten.

clCB(): Dieser Konstruktor wurde aufgeführt, um zu verdeutlichen, worin die Aufgaben dieser Klasse bestehen. In einer Startphase müssen sowohl das Bitfeld als auch alle Instanzen der Klasse clVirtualUnit, die im Array clArrayVirtualUnits[] zusammengefaßt werden, initialisiert werden. Zur Initialisierung der Klasseninstanzen zählen insbesondere das Beschreiben aller Konfigurationsdaten sowie das Rücksetzen aller Flags, um in der Betriebsphase auf die notwendigen Daten lesend zugreifen zu können.

void vSetupBitfield(BITFIELD *): In dieser Methode wird das Bitfeld mit allen Vorbelegungen versorgt.

void vFreeAll(void): Diese Methode wird zum Löschen aller Belegflags in dem Array clArrayVirtualUnits[] aufgerufen.

BOOL bDoAllPhase_1_Parts(unsigned int, BITFIELD *): In dieser Methode sind alle Teile zur Phase 1 zusammengefaßt. Sie wird aufgerufen, nachdem eine freie Teileinheit zur Aufnahme des Mnemonics gefunden wurde und enthält die Markierung aller zugehörigen virtuellen Einheiten als besetzt, Bestimmung der Konfigurationsbits und des Index in den Bitstrom und Eintragung in einen temporären Bitstrom. Parameter sind der Index in dem Array der virtuellen Einheiten und der Zeiger auf den temporären Bitstrom. Der Rückgabewert TRUE zeigt eine erfolgreiche Phase 1 an, FALSE den Mißerfolg (etwa durch nicht ausreichende Netzressourcen).

BOOL bDoCommonPhase_2_Parts(unsigned int, BITFIELD *, unsigned int, unsigned int, unsigned int): Diese Methode faßt die für alle Befehlsgruppen gemeinsamen Methoden zusammen. Hierzu zählen die Einträge für die Source- und Destinationregister einschließlich der Behandlung der

Konstanten als Eingabewerte. Rückgabewert ist TRUE für Erfolg und FALSE für Mißerfolg.

5 void vDataForwarding(unsigned int, unsigned int): Die Berechnung des Data Forwarding mit allen zugehörigen Methoden ist in dieser Methode integriert. Die Vorgehensweise betrifft die Sourcereister, deren physikalische Nummer in den Parametern übergeben werden. Unter Nutzung weiterer Methoden wird ermittelt, ob ein Source-
10 register bereits ein früheres Destinationregister war. Ist dies der Fall, wird die letzte berechnende AU aus dem Bitstrom ermittelt und anstelle des Registers eingetragen.

15 void vCopyBitfield(BITFIELD *, BITFIELD *): Diese Methode verknüpft die Eintragung in dem zweiten Bitstrom mittels ODER mit denen des ersten und speichert das Ergebnis im ersten Bitstrom. Hierdurch wird das temporäre Zwischenergebnis im zur späteren Konfiguration berechneten
20 Bitstrom gespeichert.

25 unsigned int uiGetMuxCode(unsigned int, unsigned int): Diese Methode berechnet die Konfigurationsbits, die für einen Multiplexer in den Bitstrom zu laden sind, um als Quelle eine physikalische Teileinheit auszuwählen. Parameter dieser Methode sind die physikalische Nummer des Multiplexers sowie der Quelleinheit. Diese Methode ist unbedingt notwendig zur Konfiguration, da in der Beschreibung der virtuellen Einheiten zwar der Index des Ein-
30 trags, nicht jedoch der Eintrag selbst gespeichert wird. Diese Methode kann für ein vollständiges Netzwerk als tabellengestützte Umrechnung gegebenenfalls ohne Berücksichtigung der Multiplexernummer implementiert sein, da in diesem Fall alle Multiplexer auf einheitliche Weise
35 konfigurierbar sind. Für partielle Netzwerke muß hier größerer Aufwand betrieben werden, insbesondere kann eine Vernetzung unmöglich sein. Rückgabewert sind die

Konfigurationsbits im Erfolgsfall bzw. eine sonst ungenutzte Codierung für den Fall des Mißerfolgs.

5 unsigned int uiGetRegPartNumFromCode(unsigned int): Diese
Methode berechnet die Nummer der Teileinheit aus dem
Code in der Instruktion. Dies kann naturgemäß nur für
Register erfolgen, wobei im Fall einer Konstanten die
beschriebene Vorgehensweise in dieser Methode integriert
10 ist, die zur Speicherung der Konstanten und zur Rückgabe
der physikalischen Nummer des Konstantenregisters führt.
Rückgabewerte sind die Nummer der Teileinheit im Er-
folgsfall, ansonsten eine nicht benutzte Kennung für den
Mißerfolg.

15 unsigned int uiGetPartNumFromFlag(unsigned int): Für die Um-
rechnung einer Flagnummer in die Nummer der physikali-
schen Teileinheit ist diese Methode zuständig. Aufruf-
parameter ist das p-Feld in dem Instruktionsformat,
Rückgabewert die Teileinheitsnummer oder eine besondere
20 Kennung im Fall des Mißerfolgs.

 unsigned int uiGetIndexFromNum(unsigned int): Mit Hilfe die-
ser Methode wird der Index in den Bitstrom für eine
Teileinheit mit bekannter physikalischer Nummer (als
25 Parameter) berechnet und zurückgegeben. Diese Berechnung
kann in Tabellenform erfolgen.

 unsigned int uiGetPartNumFromBitfield(unsigned int): Diese
Methode liest den Eintrag in dem Bitfeld an dem als
30 Parameter übergebenen Index und rechnet die erhaltene
Konfigurationsmaske in die physikalische Nummer der
Teileinheit zurück, die als Ergebnis zurückgegeben wird.
uiGetPartNumFromBitfield wird im Data Forwarding ein-
gesetzt, wo der Datenweg von einem früheren Zielregister
35 auf die das Ergebnis bestimmende Teileinheit zurück-
verfolgt wird, damit die Daten vorzeitig verwendbar
sind.

```
void vSetBitfield( unsigned int, unsigned int, unsigned int):  
    Diese Methode wird mit drei Parametern aufgerufen: Der  
    Index der Eintrags, die Länge des Eintrags und die  
5    Maske. Der Aufruf bewirkt den Eintrag in dem Bitfeld an  
    der entsprechenden Stelle.
```

```
Mit den vorstehend genannten und erläuterten Variablen und  
Methoden ergibt sich folgender Pseudocode für das Verfahren  
10 zur der auf Befehlen oder Befehlsfolgen basierenden Konfigu-  
rierung eines Hardware-Blocks der in der Figur 12 dargestell-  
ten Art (für die struktur-prozedurale Programmierung):
```

```
unsigned int k;  
15 BITFIELD *clTempBitfield;  
  
// 1. Phase: Bestimmung einer physikalischen Teileinheit zur  
// Aufnahme der Verknüpfung.  
// mnemonic in uiMem stehend  
20  
vSetupBitfield( clTempBitfield );  
  
for( k = 0; k < NUM_OF_PARTS; k++ )  
{  
25     if( clArrayVirtualUnits[k>::uiGetMnemonic() == uiMem  
        && clArrayVirtualUnit[k>::bGetIsUsed() == FALSE )  
        break;  
}  
  
30 if( k == NUM_OF_PARTS ) // Keine freie Verknüpfung gefunden  
    return( FALSE );  
  
// Jetzt wird die freie Teileinheit als besetzt markiert,  
// gegebenenfalls eine Konfigurierung bestimmt und in diesem  
35 // Fall auch alle anderen virtuellen Einheiten als besetzt  
// markiert. Alle Maskenbits werden in einem temporären  
// Bitstrom gespeichert.
```

```
if( bDoAllPhase_1_Parts( k, clTempBitfield ) == FALSE )
    return( FALSE );

5 // Nunmehr beginnt die zweite Phase: Für alle Instruktionen
// werden die beiden, gegebenenfalls ein Sourceregister
// bestimmt und in den Bitstrom eingetragen. Entsprechendes
// erfolgt mit dem Destinationregister, falls vorhanden. Die
// entsprechenden Codierungen aus der Instruktion stehen in
10 // den Variablen uiSourceReg1, uiSourceReg2 und uiDestReg,
// wobei gegebenenfalls Konstanten als Quellen hier erkennbar
// sind.

if( bDoPhase_2_CommonParts( k, clTempBitfield uiSourceReg1,
15 uiSourceReg2, uiDestReg == FALSE )
    return( FALSE );

switch( uiMnemonicType )
{
20 case BEDINGTER_BEFEHL // p-Flag bestimmen, Eintrag für CU
case MOVEP_BEFEHL: // spez. erster Eintrag,
// zweiter Eintrag möglich
}

25 vDoDataForwarding( uiSourceReg1, uiSourceReg2 );

// Die letzte Aktion: Der temporär gespeicherte Bitstromcode
// wird in den eigentlichen Bitstrom kopiert

30 vCopyBitfield( clBitfield, clTempBitfield );
return( TRUE );
```

Die vorstehende zentrale Routine wird für jede Instruktion,
35 die übersetzbar ist, aufgerufen. Rückgabewert ist TRUE, falls
die Umsetzung gelungen ist, ansonsten FALSE. Im letzteren
Fall muß die Instruktion im aufrufenden Programm behalten

werden, da sie nicht eingefügt wurde, und der Bitstrom kann zur Ausführung geladen werden. Das Ende einer Umsetzung wird also durch das Erschöpfen der Ressourcen angezeigt oder durch eine nicht-übersetzbare Instruktion wie beispielsweise einen Branchbefehl erhalten.

Wie vorstehend bereits erwähnt wurde, läßt sich die strukturprozedurale Programmierung nicht nur softwaremäßig, sondern auch hardwaremäßig realisieren. Eine mögliche Ausführungsform einer hardwaremäßigen Realisierung wird nachfolgend unter Bezugnahme auf die Figuren 2 bis 10 erläutert. Dabei wurde versucht, die einzelnen Phasen so weit wie möglich parallel durchlaufen zu lassen.

Die bei der softwaremäßigen Realisierung vorkommenden tabellengestützten Umrechnungen werden bei der hardwaremäßigen Realisierung als sogenannte Look-Up-Tables (LUTs) realisiert. LUTs sind dazu ausgelegt, im Ansprechen auf die Eingabe von Daten von diesen abhängende Daten auszugeben. Solche LUTs können beispielsweise durch ein EPROM oder eine andere Speichereinrichtung gebildet werden. Die eingegebenen Daten werden dann als Adresse verwendet, und die ausgegebenen Daten sind die unter dieser Adresse gespeicherten Daten.

Für die erste Phase wird eine LUT der in der Figur 2 veranschaulichten Art verwendet. Diese LUT weist zwei Eingänge (Address, Counter_Address) und vier Ausgänge (Code, Complementary, Counter_Up, No_Entry) auf. Die zwei Eingänge dienen der Adressierung der LUT, wobei die über den einen Eingang (Address) zugeführten Daten und/oder Signale vom zu übersetzenden Code abhängen, und wobei die über den anderen Eingang (Counter_Address) zugeführten Daten und/oder Signale Zählstände eines durch den Ausgang Counter_Up hochzählbaren Zählers (Zähler-Arrays) sind. Die Ausgänge dienen zur Ausgabe des übersetzten Codes (Code), von Signalen zum Hochzählen des die Counter_Address generierenden Zählers oder Zähler-Arrays (Counter_Up), eines Signals zur Signalisierung für den Fall,

daß kein gültiger und freier Eintrag mehr vorliegt (No_Entry), und eines für die Bearbeitung bedingter Move-Befehle (movep) benötigten Signals (Complementary), wobei sich der übersetzte Code aus Konfigurations-Bits (Config-Bits), einem Konfigurationsindex (Config-Index), und einer Teilenummer (Part-Number) zusammensetzt. Die Look-Up-Table-Einträge haben damit für den ersten Teil das in Figur 3A gezeigte Format.

10 Der erwähnte Zähler (das Zähler-Array) wird als Markierungsmittel (besetzt, schreibend) verwendet, wobei für jeden Operations-Typen (Addition, Subtraktion ...) ein separater Zähler existiert. Der Zählerstand der Zähler gibt an, die wievielte Möglichkeit zur Ausführung des zugeordneten
 15 Operations-Typs in Anspruch genommen werden kann. Die Tiefe der Zähler innerhalb dieses Zähler-Arrays hängt von der Anzahl der Möglichkeiten zur Ausführung der betreffenden Operation ab. Sind beispielsweise drei Additionsmöglichkeiten vorhanden, beträgt die Zählertiefe zwei Bit; in der korrespondierenden LUT, die ja von dem Mnemonic-Code und dem
 20 Zählerstand adressiert wird, wird dann allerdings an der 4. Stelle (Zählerstand 3) eine NO_ENTRY-Codierung stehen, um das Fehlen dieser Operation anzuzeigen; ein derartiger LUT-Eintrag ist in Figur 3B veranschaulicht.

25 Die besagten Zähler sind im betrachteten Beispiel Binärzähler mit asynchronem Reset und Enable. Ein 2-Bit-Binärzähler dieser Art ist im betrachteten Beispiel wie folgt codiert; die Darstellung erfolgt in dem bei DNF(Disjunktive Normal-Form)-
 30 Logiken gebräuchlichen DNF-Format. Zähler dieser Art werden im folgenden als Zähler eines ersten Typs bezeichnet.

```

BIT b0, b1:OUT;
BIT reset, enable:IN;
35 BIT clock:IN;

```

```

b0 = /b0 * enable + b0 * /enable;

```

37.

```
b0.clk = clock;
b0.areset = reset;
```

```
b1 = /b1 * b0 * enable + b1 * /b0 * enable + b1 * /enable;
5 b1.clk = clock;
b1.areset = reset;
```

Parallel zu diesen Zählern muß für die bedingten Befehle ein Speicherarray implementiert sein, um den Code des Bedingungs-
 10 flags speichern zu können. Dies ist, wie vorstehend bereits erläutert wurde, zur Zusammensetzung von Movep-Befehlen notwendig. Da es nur eine CU-Instanz pro Flag geben kann (im Gegensatz zu den AUs gibt es zwar im allgemeinen mehrere
 15 Flags, die sich jedoch alle durch die Bezeichnung des Bits unterscheiden), besteht der Binärzähler aus zwei Bits, von denen das erste die Erstbelegung, und das zweite die Komplementärbelegung anzeigt. Die Identifizierung der korrekten CU erfolgt anhand der p-Bits aus dem Befehl.

20 Die 2-Bit-Binärzähler für bedingte Move-Befehle sind im betrachteten Beispiel wie folgt codiert; die Darstellung erfolgt wiederum in dem bei DNF(Disjunktive Normal-Form)-Logiken gebräuchlichen DNF-Format. Zähler dieser Art werden im folgenden als Zähler eines zweiten Typs bezeichnet.

```
25 BIT b0, b1:OUT;
BIT reset, enable:IN;
BIT clock:IN;

30 b0 = /b0 * enable + b0;
b0.clk = clock;
b0.areset = reset;

b1 = /b1 * b0 * enable + b1;
35 b1.clk = clock;
b1.areset = reset;
```


Für die Fälle, in denen Entscheidungen getroffen werden müssen, die in Datenpfade umgesetzt werden, wird eine spezielle Logik integriert.

- 5 Für die 1. Phase des Verfahrens zur Hardware-Block-Strukturierung ergibt sich nach alledem die in Fig. 4 gezeigte Realisierung.

Für alle Befehle mit Ausnahme der bedingten Movep-Instruktionen wird pro arithmetischer Einheit AU bzw. pro Vergleichs-
10 Einheit CU eine Zählerinstanz nach Art des vorstehend erläuterten Zählers des ersten Typs benötigt. Ein solcher Zähler genügt, da nur ein einfaches Belegt-Signal benötigt wird. Die Movep-Anweisungen hingegen benötigen einen Zähler des zweiten
15 Typs, der in zwei Bits die teilweise (b0) und die vollständige (b1) Belegung signalisiert. Bedingte Movep-Instruktionen, die zum zweiten Mal auf das gleiche Flag referenzieren, müssen dieses in (im Vergleich zur ersten Referenz) invertierter Form vornehmen und werden dann in der entsprechenden
20 AU als zweite Quelle eingetragen, während das erste Quellregister unverändert bleibt. Dieses Verfahren ist in einer LUT integrierbar; Referenzen auf die nicht invertierten Bedingungen werden durch eine No_Entry-Signalisierung abgebrochen.

25

Die zweite Phase umfaßt die Bestimmung der Register, die für die betreffende Operation als Daten- und/oder Signalquelle(n) und Daten- und/oder Signalziel zu verwenden sind. Dies erfolgt für alle drei möglichen Register in paralleler und
30 weitgehend identischer Form. Die Codierung des jeweiligen Registers innerhalb der Instruktion wird - falls das betreffende Feld einen gültigen Eintrag enthält - durch eine Look-Up-Table in eine Maske für den Bitstrom zusammen mit dem Index in den Bitstrom umgesetzt.

35

Das Blockschalbild einer Schaltung zur Bestimmung und Codierung der als Daten- und/oder Signalquelle(n) und Daten-

und/oder Signalziel zu verwendenden Register ist in Figur 5 veranschaulicht; die Identifizierung, welche der Register tatsächlich umgesetzt werden (müssen), erfolgt im betrachteten Beispiel durch die Steuerleitungen Source_Reg_1, Source_Reg_2, und Dest_Reg (siehe Figuren 4 und 5).

Source- und Destinationregister werden unterschiedlich behandelt. Im Fall eines Destinationregisters wird der Eintrag markiert, um eine Zweitbelegung identifizieren zu können (Signal No_Entry) und um ein Data Forwarding zu triggern. Diese Signale entfallen für Sourceregister. Hier wird eine "straight-forward"-Generierung des Bitstromeintrags durchgeführt, wobei allerdings die Generierung des Codes im Fall einer Konstanten entfällt und auf die nachfolgend beschriebene Stufe verlagert wird.

In der Figur 5 ist markiert, was ausschließlich für Sourceregister und ausschließlich für Destinationregister relevant ist: mit (*) gekennzeichnete Teile sind nur für Destinationregister bestimmt, und mit (**) gekennzeichnete Teile sind nur für Sourceregister bestimmt.

Für eine Konstante, die innerhalb der Codierung anstelle eines Sourceregisters auftreten kann, wird ein paralleler Weg durchgeführt, der die Konstante mit den Inhalten aller Konstantenregister parallel zueinander vergleicht, und - bei Ungleichheit - das nächstfreie Register (Zeigerverwaltung durch einen Zähler) mit der Konstanten belegt und dieses Register als Codierung zurückliefert oder - bei Gleichheit - die Codierung des die Konstante enthaltenden Konstantenregisters als Codierung zurückliefert.

Die Look-Up-Table wird zu diesem Zweck so gestaltet, daß sie bei einem positiven Vergleich unmittelbar die Codierungsnummer des betreffenden Registers zum Bitfeld liefert, während im Fall einer Nichtübereinstimmung zusätzlich die Konstante gespeichert und der Registerzähler erhöht wird. Das

No_Entry-Signal wird für den Fall einer Belegung aller Konstanten aktiv und beendet den Algorithmus für einen Instruktionsblock, da die Ressourcen erschöpft sind. Es sollte zudem beachtet werden, daß die Konstantenregister ein Teil des
5 (Main-)Bitstroms sind, da sie aus vorhergehenden Zyklen bereits belegt sein können und zum Laden des Instruktionsblocks benötigt werden.

Das Blockschaltbild einer Schaltung zur Zuordnung der Konstantenregister ist in Figur 6 veranschaulicht.
10

Für Sourceregister wird das bereits mehrfach erwähnte Data Forwarding durchgeführt. Anhand der Eintragung in das Belegtflag des Registers, die anzeigt, daß dieses Register in
15 diesem Zyklus bereits Zielregister war, wird entschieden, ob tatsächlich das Sourceregister oder die Eintragung, die als Quelle für das Zielregister ermittelbar ist, als neue Quelle in den Bitstrom eingetragen wird.

Das Blockschaltbild einer hierzu geeigneten Schaltung ist in Figur 7 dargestellt.
20

Die im Figur 7 per LUT durchgeführte Umcodierung der neuen Quelle kann entfallen, falls alle Quellen innerhalb des Netzwerks identisch codiert werden. Dieser Fall, der für ein
25 vollständiges Netzwerk angenommen werden kann, führt dazu, daß die im temporären Bitstrom stehende Eintragung der Quelle für das (frühere) Zielregister als neue Quell-Codierung für die jetzige Operation anstelle des in der Instruktion codierten Quellregisters eingetragen wird. Die Auswahl erfolgt in
30 jedem Fall durch einen über das Signal Is_Data-Forwarding (siehe Figur 5) angesteuerten Multiplexer.

Führen alle Operationen zum Erfolg (dies ist anhand des Auftretens keiner No_Entry-Signalisierung erkennbar), wird der temporäre Bitstrom beim Schreibtakt mit dem vorhandenen Hauptbitstrom ODER-verknüpft und in diesen zurückgeschrieben.
35

Die Figuren 8 und 9 zeigen Blockschaltbilder zum Einschreiben von Konfigurationsdaten in den temporären Bitstrom und in den Hauptbitstrom (main bitstream).

5

Wie aus der Figur 8 ersichtlich ist, erfolgt das Einschreiben von Konfigurationsdaten in den temporären Bitstrom über sogenannte Cross-Bar-Switches. Cross-Bar-Switches sind allgemein bekannt und bedürfen keiner näheren Erläuterung. Sie leiten die Konfigurationsbits (Config-Bits) an die durch den Config-Index definierten Stellen im temporären Bitstrom, wobei un-
10 belegte Ausgänge des Cross-Bar-Switch mit einem vorbestimmten Wert (beispielsweise "0") belegt sind. Für die mnemonic-basierte Auswahl einer physikalischen Teileinheit, die Konfi-
15 guration derselben und die Zuordnung der Source- und Destinationregister zu dieser ist jeweils ein eigener Cross-Bar-Switch gemäß Figur 8 notwendig.

Die Umsetzung des temporären Bitstroms in den Hauptbitstrom
20 (die Überlagerung des Hauptbitstroms durch die Ausgänge der Cross-Bar-Switches erfolgt durch ODER-Gatter OR am Eingang des Hauptbitstroms (siehe Figur 9).

Die vorstehend beschriebenen Komponenten lassen sich wie in
25 Figur 10 gezeigt zu einer Anordnung zusammenfügen, die in der Lage ist, aus m-bits, ks1-Bits, ks2-Bits, kd-Bits und p-Bits zusammengesetzte Befehle (siehe Figuren 1A bis 1D) in Konfi-
gurations-Daten zur Konfigurierung eines Hardware-Blocks
umzusetzen und diese Daten in einen zur Konfigurierung des
30 Hardware-Blocks verwendbaren Bitstrom einzuschreiben.

Abschließend wird die angestrebte Umsetzung (die struktur-
prozedurale Programmierung) auch noch in mathematischer Nota-
tion angegeben.

35

Hierzu muß zunächst eine Reihe von die Darstellungen und die Abbildungen betreffenden Vereinbarungen getroffen werden. Es seien

5	I*	die Menge aller Instruktionen
	I	die Menge aller Datenfluß-relevanten (für die Blockausführung geeigneten) Instruktionen
	SR	die Menge aller Sounceregister einschließlich NO-SOURCE-Darstellung, ausschließlich der Konstantenregister
10	CR	die Menge aller Konstantenregister einschließlich der Darstellungen für NO_CONST und IS_CONST
	SR*	$SR \cup CR$
	DR	die Menge aller Destinationregister einschließlich NO_DEST-Darstellung ausschließlich der Predicate-Bits
15	PR	die Menge aller Predicate-Bits einschließlich NO_PRED
	DR*	$DR \cup PR$
20	RN	die Menge aller Register, $SR \cup CR \cup DR$
	RN*	die Menge aller Register einschließlich Predicate Bits, $RN \cup PR$
	List(pp)	die Menge aller möglichen Werte für den Bitstrom B als 4-Tupel ($px \in PP$, $offset < k$, $nbit < k$, $bitwert < 2^k - 1$), gegebenenfalls abhängig von $pp \in PP$
25	Nbit	die Menge der möglichen Bitwerte (bei n Bit Datenbreite: $0 \dots 2^n - 1$)
	B	die Menge von k binärwertigen Einträgen als der Bitstrom zur Konfiguration der Struktur
30	OCC	die Menge aller Belegungsmarkierungen {FREE, WRITE, READ, READ_WRITE}
	PP	die Menge aller physikalischen Teileinheiten
	PLNUM	die Menge aller eindeutigen Nummern für die logischen Einheiten
35	PL	die Menge aller logischen Teileinheiten in einem CB, bestehend aus dem 11 -Tupel ($pl \in I \cup RN^*$, $plnum \in PLNUM$, $pp \in PP$, $occ \in OCC$, $source \in PLNUM$,

$val \in \text{Nbit}$, $pbit \in \text{PR}$, $List(pp)$, $konfOffset \leq k$,
 $konfAnzahl < k$, $konfWert < 2^k - 1$)

- 5 Bei der folgenden Beschreibung werden einige Grundannahmen
 und Funktionen genutzt, die zunächst erläutert werden sollen.
 Die Kennung innerhalb der Komponente occ (für occurrence)
 wurde vierwertig gewählt, um die Zustände 'nicht belegt'
 (FREE), 'lesend belegt' (READ), 'schreibend belegt' (WRITE)
 10 und 'lesend und schreibend belegt' (READ_WRITE) kennzeichnen
 zu können. Die Kennung 'lesend belegt' wird dabei gegebenen-
 falls nicht weiter ausgewertet, aber dennoch innerhalb der
 Beschreibung weitergeführt.
- 15 Weiterhin wird für die Register aus RN angenommen, daß für
 diese Teileinheiten die logische und physikalische Darstel-
 lung übereinstimmt. Dies bedeutet, daß im Gegensatz zu man-
 cher funktionalen Teileinheit (etwa eine konfigurierbare
 Addition/Subtraktionseinheit die als zwei logische Einheiten
 20 dargestellt wird, aber natürlich nur einmal belegbar ist) für
 Register keine Konfigurierung durchzuführen ist, und daß
 zwischen der Registernummer $rn \in RN$ und der logischen Teil-
 einheitsnummer $plnum \in PLNUM$ eine injektive Abbildung
 (gleichwohl nicht bijektiv) existiert, die im folgenden mit
 25 $rn2plnum()$ bezeichnet wird. Diese Annahme gilt nicht für
 Predicate-Bits als Zielbits.

Unter diesen Voraussetzungen läßt sich die Umsetzung von
 Befehlen in Strukturinformationen zur Strukturierung von
 30 Hardware-Blöcken wie folgt umschreiben:

1. In der ersten Phase wird jede Instruktion einschließlich
 aller Operanden aus dem originalen Binärformat in eine
 Beschreibung $bi = (i \in I, srl \in SR, crl \in CR, nl \in$
 35 $Nbit, sr2 \in SR, cr2 \in CR, n2 \in Nbit, dr \in DR, pr_source$
 $\in PR, pr_dest \in PR)$ übergeführt. In dieser Beschreibung
 wird für eine Konstante die Kennung IS_CONST für $cr1$

bzw. cr2 sowie der Konstantenwert in n1/n2 eingetragen, wobei in diesem Fall das entsprechende Sourcereister die Kennung NO_SOURCE erhält. Entsprechend wird für Predicate-Befehle (etwa pge ..) für dr NO_DEST eingesetzt, während pr_dest dann die Nummer des Predicate-Bits trägt.

Für Predicated Instructions (etwa movep) wird zur besseren Unterscheidbarkeit nicht pr_dest, sondern pr_source auf einen entsprechenden Wert gesetzt.

Eine Instruktion mit $j \notin I$ bewirkt ein Beenden der Umsetzung.

2. In der zweiten Phase werden maximal fünf Einträge in bi in eine Konfiguration übersetzt. Fünf deshalb, da sich einige Kombinationen gegenseitig ausschließen. Hierzu wird für die einzelnen Teile unterschieden:

Für Instruktionen $bi \rightarrow i \in I$ und $bi \rightarrow pr_dest == NO_PRED$ (keine Predicate-Anweisung) wird das erste Element $pl \in PL$ gesucht, das dieses i abdeckt und $occ == FREE$ aufweist. Ist dies nicht auffindbar, so wird die Umsetzung beendet.

Ist pl gefunden, so werden alle Elemente aus PL mit $occ == READ_WRITE$ belegt, die auf das selbe physikalische Element $pp \in PP$ abgebildet sind. Die Konfiguration für pl wird in den Bitstrom B mit Hilfe der im Tupel vorhandenen Informationen eingetragen.

Ist $bi \rightarrow pr_source == NO_PRED$, so wird hierfür keine Eintragung durchgeführt. Ansonsten wird nach einem $p2 \in PL$ mit $p2 \rightarrow pbit == bi \rightarrow pr_source$ gesucht, wobei $p2 \rightarrow occ == WRITE$ sein muß. Für dieses p2 wird via List($p2 \rightarrow pp$) pl gesucht und die Eintragung in den Bitstrom vorgenommen, außerdem wird $p2 \rightarrow occ$ auf READ_WRITE gesetzt.

Für Instruktionen $bi \rightarrow i \in I$ und $bi \rightarrow pr_dest \neq NO_PRED$ (Predicate-Anweisung) wird das erste Element $p1 \in PL$ gesucht, das dieses i abdeckt und $occ == FREE$ aufweist.
5 Ist dies nicht auffindbar, so wird die Umsetzung beendet.

Ist $p1$ gefunden, so werden alle Elemente aus PL mit $occ = WRITE$ belegt, die auf das selbe physikalische Element
10 $pp \in PP$ abgebildet sind. Die Konfiguration für $p1$ wird in den Bitstrom B mit Hilfe der im Tupel vorhandenen Informationen eingetragen.

Für alle Instruktionen $i \in I$ gilt: Für $bi \rightarrow sr1$ und
15 $bi \rightarrow sr2$, für die $\neq NO_SOURCE$ gilt, wird durch $List(p1 \rightarrow pp)$ die entsprechende Konfiguration in den Bitstrom B eingesetzt, falls für die zu $sr1/2$ gehörigen $p11/12 \in PL$, $p11 \rightarrow occ == FREE$, und $p12 \rightarrow occ == FREE$ gilt, zudem wird $p1 \rightarrow plnum$ bei $p11/12 \rightarrow source$ eingetragen
20 (für späteres Forwarding). Ist dies nicht der Fall, wird Phase 3 (Data Forwarding) durchgeführt.

Für die Sourceregister $bi \rightarrow sr1$ und $bi \rightarrow sr2$ wird, falls diese $\neq NO_SOURCE$ sind, in PL die entsprechenden Einträge für die zugehörigen $p31$ und $p32 \in PL$ (erhältlich
25 über die angegebene Funktion $rn2plnum()$) $p31 \rightarrow occ$ und $p32 \rightarrow occ$ auf $READ$ gesetzt, falls diese vorher $\neq WRITE$ und $\neq READ_WRITE$ waren, ansonsten auf $READ_WRITE$.

Für die Konstantenregister $cr1$ und $cr2$ wird, falls diese $\neq NO_CONST$ sind, zunächst für alle $p3 \in PL$ geprüft, ob
30 $p3 \rightarrow pp \in CR$, $p3 \rightarrow occ == READ_WRITE$, und $p3 \rightarrow val == bi \rightarrow n1/2$ gilt. Ist dies der Fall, wird die Eintragung für $p3$ entsprechend dem Verfahren für ein Sourceregister
35 durchgeführt.

Führt diese Suche nicht zum Erfolg, muß ein $p3 \in PL$ gesucht werden, für das $p4 \rightarrow pp \in CR$ und $p4 \rightarrow occ == FREE$ gilt. Ist dies gefunden, wird $bi \rightarrow n1/2$ in $p4 \rightarrow val$ eingetragen und $p4 \rightarrow occ = READ_WRITE$ gesetzt sowie die Eintragung wie bei einem Sourceregister fortgeführt. Ist die Suche erfolglos, wird die Umsetzung beendet.

Für das Destinationregister dr wird geprüft, ob für den entsprechenden Eintrag $p5$ mit $p5 \rightarrow pp == dr$ die Bedingung $p5 \rightarrow occ == FREE$ oder $READ$ gilt. Ist dies nicht der Fall, wird die Umsetzung beendet, ansonsten wird $p5 \rightarrow occ = WRITE$ oder $READ_WRITE$ gesetzt und die Eintragung in $List(p5 \rightarrow pp)$ wird in den Bitstrom B übertragen. Für ein eventuelles Data Forwarding wird $p5 \rightarrow source = pl$ (logisches Element der wertgebenden Instruktion) eingetragen.

3. Für alle Sourceregister $sr \in SR$, die in Phase 2 den Wert für das zugehörige Element $p6 \in PL$ den Wert $p6 \rightarrow occ == WRITE$ oder $READ_WRITE$ aufweisen, wird ein Data Forwarding durchgeführt, indem in den Bitstrom B nicht die Werte aus $List(p6)$, sondern aus $List(p6 \rightarrow source)$ eingetragen werden.

Durch die vorstehend beschriebene Konfigurationsdaten-Erzeugung können Befehle von normalen Programmen, d.h. von Programmen, die zur Ausführung in nach dem von-Neumann-Prinzip arbeitenden programmgesteuerten Einheiten (herkömmlichen Mikroprozessoren, Mikrocontrollern etc.) ausgelegt sind, in konfigurierbaren Hardware-Blöcken zur Ausführung gebracht werden.

Die Art und Weise der Umsetzung ermöglicht es dabei, daß sowohl die Umsetzung der Befehle in die Konfigurationsdaten als auch die Hardware-Block-Konfigurierung unter Verwendung dieser Konfigurationsdaten besonders schnell, einfach und effizient erfolgen können.

Durch die beschriebene Umsetzung von Befehlen in Konfigurationsdaten wird eine Folge von Konfigurationsdatensätzen erzeugt, wobei

- 5
- einerseits jeweils möglichst viele Befehle in einen Konfigurationdatensatz umgesetzt werden, und
 - andererseits jeweils nur so viele Befehle in einen Konfigurationsdatensatz umgesetzt werden, wie durch die zum
- 10
- Zeitpunkt der Hardware-Block-(Um-)Konfigurierung verfügbaren Ressourcen des Hardware-Blocks ausführbar sind.

Dadurch kann bei einer minimalen Anzahl von Umkonfigurierungen des Hardware-Blocks und ohne komplizierte und fehlerträchtige Überprüfungen vor der Verwendung der Konfigurationsdaten ein maximal effizienter Einsatz der Hardware-Blöcke gewährleistet werden.

15

20 Dies gilt in besonderem Maße (aber zweifellos nicht ausschließlich), wenn ein Hardware-Block nach Art der Figur 12 der vorliegenden Anmeldung verwendet wird und dieser durch die jeweiligen Konfigurationsdatensätze jeweils komplett umkonfiguriert wird.

25

Ein Hardware-Block dieser Art, der unter Verwendung eines wie beansprucht erzeugten Konfigurationsdatensatzes konfiguriert ist, führt die in den betreffenden Konfigurationsdatensatz umgesetzten Befehle parallel aus. Wenn der Hardware-Block die

30

in den betreffenden Konfigurationsdatensatz umgesetzten Befehle ausgeführt hat, was der Hardware-Block vorzugsweise (beispielsweise durch das erwähnte READY-Signal oder auf andere Art und Weise) signalisiert, wird der Hardware-Block unter Verwendung des nächsten Konfigurationsdatensatzes

35

umkonfiguriert, wodurch die nächsten Befehle (die zu deren Ausführung auszuführenden Operationen) im Hardware-Block ausgeführt werden. Dieser nächste Konfigurationsdatensatz,

unter Verwendung dessen die Umkonfigurierung erfolgt, resultiert aus einer wie vorstehend beschrieben oder ähnlich durchgeführten Umsetzung der nächsten Befehle. Wenn diese nächsten Befehle ausgeführt sind, erfolgt erneut eine Umkonfigurierung des Hardware-Blocks. Dabei wiederholen sich die erwähnten Vorgänge.

Auf diese Weise können zur Ausführung in nach dem von-Neumann-Prinzip arbeitenden programmgesteuerten Einheiten ausgelegte Programme schnell (insbesondere wegen der zumindest teilweisen parallelen Befehlsausführung erheblich schneller als in herkömmlichen programmgesteuerten Einheiten) und einfach in konfigurierbaren Hardware-Blöcken ausgeführt werden.

Bei der vorstehend beschriebenen Umsetzung Befehlen in Konfigurationsdaten wird eine hyperblockweise Umsetzung, d.h. eine Umsetzung, bei welcher genau ein Hyperblock in eine Konfigurationsdaten-Einheit umgesetzt wird, als das anzustrebende Ziel angesehen.

Noch besser wäre es natürlich, wenn mehr als ein Hyperblock in einen Konfigurationsdatensatz umgesetzt werden könnte; dann könnte jeweils die maximale Anzahl von Befehlen gleichzeitig zur Ausführung gebracht werden. Dies ist unter bestimmten Umständen sogar möglich.

Insbesondere können bei Hardware-Blöcken nach Art der Figur 12 (bei Hardware-Blöcken, die die vorstehend bereits erwähnten Predicate-Befehle ausführen können) die Hyperblöcke 0, 1 und 2 der Sequenz

```
Hyperblock_0;  
if (condition)  
35   Hyperblock_1;  
else  
   Hyperblock_2;
```

in einen einzigen Konfigurationsdatensatz umgesetzt werden. Dies wird durch die vorstehend bereits erwähnte if-Konversion möglich. Dabei kann die Bedingung (condition) in ein p-Flag umgesetzt werden, und die Ausführung der abhängig von dieser Bedingung auszuführenden Befehle vom Wert des p-Flag abhängig gemacht werden. Dabei kann beispielsweise vorgesehen werden, daß die im if-Zweig (Hyperblock_1) enthaltenen Befehle ausgeführt werden, wenn das p-Flag den Wert 1 hat, und daß die im else Zweig (Hyperblock_2) enthaltenen Befehle ausgeführt werden, wenn das inverse p-Flag den Wert 1 hat. Aus den 3 Hyperblöcken 0, 1 und 2 kann so ein diese umfassender Pseudo-Hyperblock gebildet werden, der in einen einzigen Konfigurationsdatensatz umsetzbar ist.

15

Ein solcher Pseudo-Hyperblock kann seinerseits wiederum einen oder mehrere Pseudo-Hyperblöcke enthalten. Ein Beispiel hierfür ist die Sequenz

```
20 Hyperblock_0;  
   if (condition)  
       Pseudo-Hyperblock_1;  
   else  
       Pseudo-Hyperblock_2;
```

25

In diesem Fall kann ein Pseudo-Hyperblock gebildet werden, der den Hyperblock 0 und die Pseudo-Hyperblöcke 1 und 2 umfaßt.

30 Bei der Umsetzung von Befehlen in Konfigurationsdaten wird daher nach Möglichkeit in einem ersten Schritt versucht, Pseudo-Hyperblöcke zu bilden. Hierzu ist es erforderlich, die Programmstruktur danach zu untersuchen, ob sich Pseudo-Hyperblöcke bilden lassen, und bei den zur Bildung von
35 Pseudo-Hyperblöcken in Frage kommenden Programmteilen eine if-Konversion durchzuführen.

In bestimmten Fällen, insbesondere wenn durch einen konfigurierbaren Hardware-Block "nur" eine bestimmte Schaltung (beispielsweise eine serielle Schnittstelle) realisiert werden soll, kann es sich als vorteilhaft erweisen, wenn der Hardware-Block unter Verwendung einer in einer Schaltungs-
5 beschreibungssprache wie beispielsweise VHDL erfolgten Schaltungsdefinition konfiguriert wird. Hierzu definiert man die Schaltung, die man durch den Hardware-Block realisiert haben möchte, zunächst in einer Schaltungsbeschreibungssprache und setzt dann den dabei erhaltenen Code in die
10 Konfigurationsdaten (in den Konfigurationsdatensatz oder die Konfigurationsdatensatzfolge) um, unter Verwendung welcher der Hardware-Block konfiguriert werden muß, damit dieser der durch ihn zu realisierenden Schaltung entspricht. Der Hardware-Block ist dabei vorzugsweise so aufgebaut, daß durch ihn
15 je nach Konfiguration verschiedene Schaltungen realisiert werden können und/oder daß auch wie vorstehend beschrieben in Konfigurationsdaten umgesetzte Befehle in ihm zur Ausführung gebracht werden können.

20

Die vorstehenden Darstellungen und Realisierungsmöglichkeiten bezogen sich jeweils auf einen Hardware-Block der in der Figur 12 gezeigten Art. Es dürfte einleuchten, daß hierauf keine Einschränkung besteht. Die beschriebene Konfigurationsdaten-Generierung läßt sich auch für modifizierte oder erweiterte Hardware-Blöcke durchführen. Dabei sind sowohl die Konfigurationsdaten-Erzeugung als auch die Konfigurierung des Hardware-Blocks unter Verwendung dieser Konfigurationsdaten, schnell, einfach und effizient durchführbar. Nichtsdestotrotz
25 werden dabei die Komponenten des Hardware-Blocks optimal ausgenutzt. Dies alles ermöglicht einen äußerst effizienten Betrieb des Hardware-Blocks.
30

Bezugszeichenliste

	1	predecode unit
	2	instruction buffer
5	3	decode, rename & load unit
	4	s-unit
	5	data cache
	6	memory interface
10	41	programmable structure buffer
	42	functional unit with programmable structure
	43	integer/address instruction buffer
	44	integer register file
15	AUx	arithmetische Einheit
	CU	Vergleichs-Einheit
	DEMUX	Demultiplexer
	MUXAx	Multiplexer des ersten Typs
	MUXB	Multiplexer des zweiten Typs

Patentansprüche

1. Verfahren zum Konfigurieren eines konfigurierbaren Hardware-Blocks,
5 dadurch gekennzeichnet,
daß die Hardware-Block-Konfigurierung unter Verwendung von Konfigurationsdaten erfolgt, die aus einer Umsetzung von Befehlen oder Befehlsfolgen eines auszuführenden Programmes resultieren, und daß bei der Umsetzung der Befehle oder
10 Befehlsfolgen die Schritte
- Ermittlung der zur Ausführung eines jeweiligen Befehls benötigten Art von Teileinheit (AUX, CU, DEMUX, MUXAx, MUXB) des konfigurierbaren Hardware-Blocks,
 - Auswahl einer noch nicht anderweitig belegten Teileinheit
15 der zuvor ermittelten Art, und - sofern eine solche Teileinheit gefunden werden konnte -
 - Konfigurieren von um die ausgewählte Teileinheit herum vorgesehenen konfigurierbaren Verbindungen
ausgeführt werden.
- 20
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet,
daß die Umsetzung mit dem ersten Befehl eines nur einen Eintrittspunkt und einen Austrittspunkt aufweisenden Befehls-
25 Blocks begonnen wird.
3. Verfahren nach Anspruch 1 oder 2,
dadurch gekennzeichnet,
daß die Umsetzung nach dem Umsetzen des letzten Befehls eines
30 nur einen Eintrittspunkt und einen Austrittspunkt aufweisenden Befehls-Blocks automatisch beendet wird.
4. Verfahren nach Anspruch 2 oder 3,
dadurch gekennzeichnet,
35 daß die Umsetzung hyperblock-weise erfolgt.

5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Umsetzung automatisch beendet wird, wenn eine zur Umsetzung benötigte Komponente des Hardware-Blocks nicht oder nicht mehr verfügbar ist.
6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß funktionsmäßig konfigurierbaren Teileinheiten (AUX, CU, DEMUX, MUXAx, MUXB) des Hardware-Blocks virtuelle Einheiten zugeordnet werden, wobei die virtuellen Einheiten Funktionen repräsentieren, welche der betreffenden Teileinheit durch unterschiedliche Konfigurationen verliehen werden können.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die virtuellen Einheiten sämtlicher physikalischer Teileinheiten (AUX, CU, DEMUX, MUXAx, MUXB) in einer Tabelle oder Liste eingetragen sind.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die Tabellen- oder Listeneinträge Informationen darüber enthalten, welcher physikalischen Teileinheit (AUX, CU, DEMUX, MUXAx, MUXB) die betreffende virtuelle Einheit zugeordnet ist.
9. Verfahren nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß die Tabellen- oder Listeneinträge Informationen darüber enthalten, wie die zugeordnete physikalischen Teileinheit (AUX, CU, DEMUX, MUXAx, MUXB) zu konfigurieren ist, um ihr die durch die virtuelle Einheit repräsentierte Funktion zu verleihen.
10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet,

daß die Auswahl einer zur Ausführung eines Befehls benötigten Teileinheit (AUX, CU, DEMUX, MUXAx, MUXB) über eine Suche nach einer virtuellen Einheit der benötigten Art erfolgt.

- 5 11. Verfahren nach Anspruch 10,
d a d u r c h g e k e n n z e i c h n e t,
daß dafür gesorgt wird, daß die zur Verwendung ausgewählte virtuelle Einheit der benötigten Art und diejenigen virtuellen Einheiten, die der selben physikalischen Teileinheit
10 (AUX, CU, DEMUX, MUXAx, MUXB) zugeordnet sind wie die ausgewählte virtuelle Einheit, bei nachfolgenden Umsetzungen nicht mehr zur Verwendung ausgewählt werden können.
12. Verfahren nach einem der vorhergehenden Ansprüche,
15 d a d u r c h g e k e n n z e i c h n e t,
daß beim Konfigurieren der um die ausgewählte Teileinheit (AUX, CU, DEMUX, MUXAx, MUXB) herum vorgesehenen konfigurierbaren Verbindungen zur Verbindung der betreffenden Teileinheit mit einer durch den umzusetzenden Befehl definierten
20 Daten- und/oder Signalquelle überprüft wird, ob die betreffende Daten- und/oder Signalquelle ein Speicherbereich ist, der zuvor durch eine der Teileinheiten des Hardware-Blocks beschrieben wurde.
- 25 13. Verfahren nach Anspruch 12,
d a d u r c h g e k e n n z e i c h n e t,
daß dann, wenn festgestellt wird, daß die durch den umzusetzenden Befehl definierte Daten- und/oder Signalquelle zuvor durch eine der Teileinheiten (AUX, CU, DEMUX, MUXAx, MUXB)
30 des Hardware-Blocks beschrieben wurde, diese Teileinheit als Daten- und/oder Signalquelle verwendet wird.
14. Verfahren nach einem der vorhergehenden Ansprüche,
d a d u r c h g e k e n n z e i c h n e t,
35 daß beim Konfigurieren der um die ausgewählte Teileinheit (AUX, CU, DEMUX, MUXAx, MUXB) herum vorgesehenen konfigurierbaren Verbindungen zur Verbindung der betreffenden Teil-

einheit mit einem durch den umzusetzenden Befehl definierten Daten- und/oder Signalziel überprüft wird, ob das betreffende Daten- und/oder Signalziel ein Speicherbereich ist, der auch durch eine andere Teileinheit des Hardware-Blocks beschrieben wird.

5

15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß dann, wenn festgestellt wird, daß das durch den umzusetzenden Befehl definierte Daten- und/oder Signalziel ein Speicherbereich ist, der auch durch eine andere Teileinheit (AUX, CU, DEMUX, MUXAx, MUXB) des Hardware-Blocks beschrieben wird, ein anderer Speicherbereich als Daten- und/oder Signalziel verwendet wird.

10

16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß für die das selbe Daten- und/oder Signalziel repräsentierenden Speicherbereiche das bei superskalaren Prozessoren angewandte register renaming durchgeführt wird.

15

17. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß dann, wenn im umzusetzenden Befehl eine Konstante enthalten ist, nach einem die Konstante enthaltenden Konstanten-Speicherbereich gesucht wird und dann, wenn ein solcher Konstanten-Speicherbereich gefunden wurde, dieser Konstanten-Speicherbereich als Daten- und/oder Signalquelle verwendet wird.

25

18. Verfahren nach Anspruch 17, dadurch gekennzeichnet, daß dann, wenn die Konstante nicht bereits in einem der vorhandenen Konstanten-Speicherbereiche gespeichert ist, die Konstante in einen neuen Konstanten-Speicherbereich gespeichert wird, und dieser neue Konstanten-Speicherbereich als Daten- und/oder Signalquelle verwendet wird.

30

35

19. Verfahren insbesondere nach einem der vorhergehenden Ansprüche,

dadurch gekennzeichnet,

5 daß bei der Umsetzung von Befehlen in Konfigurationsdaten versucht wird, mehrere Hyperblöcke umfassende Pseudo-Hyperblöcke zu bilden.

20. Verfahren nach Anspruch 19,

10 dadurch gekennzeichnet,

daß die Pseudo-Hyperblöcke unter Verwendung der if-Konversion gebildet werden.

21. Verfahren nach Anspruch 19 oder 20,

15 dadurch gekennzeichnet,

daß die Umsetzung von Befehlen in Konfigurationsdaten nach Möglichkeit pseudo-hyperblock-weise erfolgt.

22. Verfahren zum Konfigurieren eines konfigurierbaren Hardware-Blocks,

dadurch gekennzeichnet,

20 daß die Hardware-Block-Konfigurierung unter Verwendung von Konfigurationsdaten erfolgt, die aus einer Umsetzung des Codes resultieren, der generiert wird, wenn eine Schaltung,
25 die durch den konfigurierbaren Hardware-Block realisiert werden soll, unter Verwendung einer Schaltungsbeschreibungssprache definiert wird.

23. Verfahren nach Anspruch 22,

30 dadurch gekennzeichnet,

daß VHDL als Schaltungsbeschreibungssprache verwendet wird.

FIG 1A

Destination-Register	Source-Register 1	Source-Register 2	Mnemonic	0
kd-Bits	ks1-Bits	ks2-Bits	m-Bits	

Normale Befehle

FIG 1B

Destination-Register	Source-Register 1	Source-Register 2	Mnemonic	Bedingungs-Flag
kd-Bits	ks1-Bits	ks2-Bits	m-Bits	p-Bits

Bedingte Befehle

FIG 1C

Destination-Flag	Source-Register 1	Source-Register 2	Mnemonic	0
p-Bits	ks1-Bits	ks2-Bits	m-Bits	

pxx-Befehle

FIG 1D

0	Source-Register 1	Source-Register 2	Mnemonic	0
	ks1-Bits	ks2-Bits	m-Bits	

loopxx-Befehle




FIG 2

Config-Bits	Config-Index	Part-Number	Complementary	Counter_Up	No_Entry
-------------	--------------	-------------	---------------	------------	----------

FIG 3A

0	0	0	0	0	1
---	---	---	---	---	---

FIG 3B




FIG 4




FIG 5




FIG 6




FIG 7




FIG 8




FIG 9




FIG 10




FIG 11




FIG 12




PCT
WELTORGANISATION FÜR GEISTIGES EIGENTUM
Internationales Büro
INTERNATIONALE ANMELDUNG VERÖFFENTLICHT NACH DEM VERTRAG ÜBER DIE
INTERNATIONALE ZUSAMMENARBEIT AUF DEM GEBIET DES PATENTWESENS (PCT)

(51) Internationale Patentklassifikation ⁷ : G06F 15/78, 9/318		A3	(11) Internationale Veröffentlichungsnummer: WO 00/17771
			(43) Internationales Veröffentlichungsdatum: 30. März 2000 (30.03.00)
(21) Internationales Aktenzeichen: PCT/DE99/02878			(81) Bestimmungsstaaten: CN, JP, KR, US, europäisches Patent (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
(22) Internationales Anmeldedatum: 10. September 1999 (10.09.99)			
(30) Prioritätsdaten: 198 43 640.8 23. September 1998 (23.09.98) DE			Veröffentlicht <i>Mit internationalem Recherchenbericht.</i>
(71) Anmelder (für alle Bestimmungsstaaten ausser US): SIEMENS AKTIENGESELLSCHAFT [DE/DE]; Wittelsbacherplatz 2, D-80333 München (DE).			(88) Veröffentlichungsdatum des internationalen Recherchenberichts: 17. August 2000 (17.08.00)
(72) Erfinder; und (75) Erfinder/Anmelder (nur für US): ARNOLD, Ralf [DE/DE]; Asternweg 3, D-85586 Poing (DE). KLEVE, Helge [DE/DE]; Schießstättweg 8, D-85290 Geisenfeld (DE). SIEMERS, Christian [DE/DE]; St.-Godehard Strasse 18, D-31139 Hildesheim (DE).			
(74) Gemeinsamer Vertreter: SIEMENS AKTIENGESELLSCHAFT; Postfach 22 16 34, D-80506 München (DE).			

(54) Title: **METHOD FOR CONFIGURING CONFIGURABLE HARDWARE BLOCKS**

(54) Bezeichnung: **VERFAHREN ZUM KONFIGURIEREN EINES KONFIGURIERBAREN HARDWARE-BLOCKS**



(57) Abstract

The invention relates to various methods for configuring configurable hardware blocks. The methods are especially characterized by generation of the configuration data used to configure the hardware blocks. The methods described for generating configuration data enable configuration data to be generated and allow hardware blocks to be configured easily, quickly and efficiently using said configuration data.

(57) Zusammenfassung

Es werden verschiedene Verfahren zur Konfigurierung von konfigurierbaren Hardware-Blöcken beschrieben. Die Verfahren zeichnen sich insbesondere durch die Generierung der Konfigurationsdaten aus, unter Verwendung welcher die Hardware-Blöcke konfiguriert werden. Durch die beschriebene Konfigurationsdaten-Erzeugung können sowohl die Konfigurationsdaten-Erzeugung selbst als auch die Hardware-Block-Konfigurierung unter Verwendung dieser Konfigurationsdaten einfach, schnell und effizient durchgeführt werden.

LEDIGLICH ZUR INFORMATION

Codes zur Identifizierung von PCT-Vertragsstaaten auf den Kopfbögen der Schriften, die internationale Anmeldungen gemäss dem PCT veröffentlichen.

AL	Albanien	ES	Spanien	LS	Lesotho	SI	Slowenien
AM	Armenien	FI	Finnland	LT	Litauen	SK	Slowakei
AT	Österreich	FR	Frankreich	LU	Luxemburg	SN	Senegal
AU	Australien	GA	Gabun	LV	Lettland	SZ	Swasiland
AZ	Aserbaidschan	GB	Vereinigtes Königreich	MC	Monaco	TD	Tschad
BA	Bosnien-Herzegowina	GE	Georgien	MD	Republik Moldau	TG	Togo
BB	Barbados	GH	Ghana	MG	Madagaskar	TJ	Tadschikistan
BE	Belgien	GN	Guinea	MK	Die ehemalige jugoslawische Republik Mazedonien	TM	Turkmenistan
BF	Burkina Faso	GR	Griechenland	ML	Mali	TR	Türkei
BG	Bulgarien	HU	Ungarn	MN	Mongolei	TT	Trinidad und Tobago
BJ	Benin	IE	Irland	MR	Mauretanien	UA	Ukraine
BR	Brasilien	IL	Israel	MW	Malawi	UG	Uganda
BY	Belarus	IS	Island	MX	Mexiko	US	Vereinigte Staaten von Amerika
CA	Kanada	IT	Italien	NE	Niger	UZ	Usbekistan
CF	Zentralafrikanische Republik	JP	Japan	NL	Niederlande	VN	Vietnam
CG	Kongo	KE	Kenia	NO	Norwegen	YU	Jugoslawien
CH	Schweiz	KG	Kirgisistan	NZ	Neuseeland	ZW	Zimbabwe
CI	Côte d'Ivoire	KP	Demokratische Volksrepublik Korea	PL	Polen		
CM	Kamerun	KR	Republik Korea	PT	Portugal		
CN	China	KZ	Kasachstan	RO	Rumänien		
CU	Kuba	LC	St. Lucia	RU	Russische Föderation		
CZ	Tschechische Republik	LI	Liechtenstein	SD	Sudan		
DE	Deutschland	LK	Sri Lanka	SE	Schweden		
DK	Dänemark	LR	Liberia	SG	Singapur		
EE	Estland						

INTERNATIONAL SEARCH REPORT

International Application No

PCT/DE 99/02878

A. CLASSIFICATION OF SUBJECT MATTER
 IPC 7 G06F15/78 G06F9/318

According to international Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

IPC 7 G06F

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practical, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	EP 0 825 540 A (SIEMENS AG) 25 February 1998 (1998-02-25) cited in the application the whole document	1-23
A	CONNER D: "RECONFIGURABLE LOGIC" EDN ELECTRICAL DESIGN NEWS, US, CAHNNERS PUBLISHING CO. NEWTON, MASSACHUSETTS, vol. 41, no. 7, 28 March 1996 (1996-03-28), pages 53-56, 58, 60, , XP000592126 ISSN: 0012-7515 page 56, left-hand column, line 16 -right-hand column, line 3	1
A	WO 97 46959 A (MICROSOFT CORP) 11 December 1997 (1997-12-11) page 18, line 1 -page 20, line 26	22, 23

Further documents are listed in the continuation of box C.

Patent family members are listed in annex.

Special categories of cited documents:

- "A" document defining the general state of the art which is not considered to be of particular relevance
- "E" earlier document but published on or after the international filing date
- "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)
- "O" document referring to an oral disclosure, use, exhibition or other means
- "P" document published prior to the international filing date but later than the priority date claimed

- "T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
- "X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
- "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art.
- "&" document member of the same patent family

Date of the actual completion of the international search

4 April 2000

Date of mailing of the international search report

11/04/2000

Name and mailing address of the ISA

European Patent Office, P.B. 5818 Patentlaan 2
 NL - 2280 HV Rijswijk
 Tel. (+31-70) 340-2040, Tx. 31 651 epo nl,
 Fax: (+31-70) 340-3016

Authorized officer

Michel, T

INTERNATIONAL SEARCH REPORT

information on patent family members

International Application No.

PCT/DE 99/02878

Patent document cited in search report		Publication date	Patent family member(s)	Publication date
EP 0825540	A	25-02-1998	DE 19634031 A	26-02-1998
			JP 10105402 A	24-04-1998
WO 9746959	A	11-12-1997	AU 3222297 A	05-01-1998

INTERNATIONALER RECHERCHENBERICHT

Angaben zu Veröffentlichungen, die zur selben Patentfamilie gehören

Internationales Aktenzeichen

PCT/DE 99/02878

Im Recherchenbericht angeführtes Patentdokument	Datum der Veröffentlichung	Mitglied(er) der Patentfamilie	Datum der Veröffentlichung
EP 0825540 A	25-02-1998	DE 19634031 A JP 10105402 A	26-02-1998 24-04-1998
WO 9746959 A	11-12-1997	AU 3222297 A	05-01-1998

INTERNATIONALER RECHERCHENBERICHT

Internationales Aktenzeichen

PCT/DE 99/02878

A. KLASSIFIZIERUNG DES ANMELDUNGSGEGENSTANDES
 IPK 7 G06F15/78 G06F9/318

Nach der Internationalen Patentklassifikation (IPK) oder nach der nationalen Klassifikation und der IPK

B. RECHERCHIERTE GEBIETE

Recherchiertes Mindestprüfstoff (Klassifikationssystem und Klassifikationssymbole)

IPK 7 G06F

Recherchierte aber nicht zum Mindestprüfstoff gehörende Veröffentlichungen, soweit diese unter die recherchierten Gebiete fallen

Während der internationalen Recherche konsultierte elektronische Datenbank (Name der Datenbank und evtl. verwendete Suchbegriffe)

C. ALS WESENTLICH ANGESEHENE UNTERLAGEN

Kategorie	Bezeichnung der Veröffentlichung, soweit erforderlich unter Angabe der in Betracht kommenden Teile	Betr. Anspruch Nr.
A	EP 0 825 540 A (SIEMENS AG) 25. Februar 1998 (1998-02-25) in der Anmeldung erwähnt das ganze Dokument	1-23
A	CONNER D: "RECONFIGURABLE LOGIC" EDN ELECTRICAL DESIGN NEWS, US, CAHNERS PUBLISHING CO. NEWTON, MASSACHUSETTS, Bd. 41, Nr. 7, 28. März 1996 (1996-03-28), Seiten 53-56, 58, 60,, XP000592126 ISSN: 0012-7515 Seite 56, linke Spalte, Zeile 16 -rechte Spalte, Zeile 3	1
A	WO 97 46959 A (MICROSOFT CORP) 11. Dezember 1997 (1997-12-11) Seite 18, Zeile 1 -Seite 20, Zeile 26	22, 23

Weitere Veröffentlichungen sind der Fortsetzung von Feld C zu entnehmen

Siehe Anhang Patentfamilie

• Besondere Kategorien von angegebenen Veröffentlichungen

A Veröffentlichung, die den allgemeinen Stand der Technik definiert, aber nicht als besonders bedeutsam anzusehen ist

E älteres Dokument, das jedoch erst am oder nach dem internationalen Anmeldedatum veröffentlicht worden ist

L Veröffentlichung, die geeignet ist, einen Prioritätsanspruch zweifelhaft erscheinen zu lassen, oder durch die das Veröffentlichungsdatum einer anderen im Recherchenbericht genannten Veröffentlichung belegt werden soll oder die aus einem anderen besonderen Grund angegeben ist (wie ausgeführt)

O Veröffentlichung, die sich auf eine mündliche Offenbarung, eine Benutzung, eine Ausstellung oder andere Maßnahmen bezieht

P Veröffentlichung, die vor dem internationalen Anmeldedatum, aber nach dem beanspruchten Prioritätsdatum veröffentlicht worden ist

T Spätere Veröffentlichung, die nach dem internationalen Anmeldedatum oder dem Prioritätsdatum veröffentlicht worden ist und mit der Anmeldung nicht kollidiert, sondern nur zum Verständnis des der Erfindung zugrundeliegenden Prinzips oder der ihr zugrundeliegenden Theorie angegeben ist

X Veröffentlichung von besonderer Bedeutung; die beanspruchte Erfindung kann allein aufgrund dieser Veröffentlichung nicht als neu oder auf erfinderscher Tätigkeit beruhend betrachtet werden

Y Veröffentlichung von besonderer Bedeutung; die beanspruchte Erfindung kann nicht als auf erfinderscher Tätigkeit beruhend betrachtet werden, wenn die Veröffentlichung mit einer oder mehreren anderen Veröffentlichungen dieser Kategorie in Verbindung gebracht wird und diese Verbindung für einen Fachmann naheliegender ist

Z Veröffentlichung, die Mitglied derselben Patentfamilie ist

Datum des Abschlusses der internationalen Recherche

4. April 2000

Absenddatum des internationalen Recherchenberichts

11/04/2000

Name und Postanschrift der Internationalen Recherchenbehörde

Europäisches Patentamt, P.B. 5818 Patentlaan 2
 NL - 2280 HV Rijswijk
 Tel. (+31-70) 340-2040, Tx. 31 651 epo nl,
 Fax: (+31-70) 340-3016

Bevollmächtigter Bediensteter

Michel, T